有限沖擊響應csd濾波器的制造方法
【專利摘要】本發明提供了一種有限沖擊響應CSD濾波器。該有限沖擊響應CSD濾波器基于新提出的CSD系數分組方法，對高階的FIR濾波器能夠做到小的面積開銷，低的功耗，高的性能，而且階數越高，優勢越大。此外，針對不同類型，不同階數的濾波器，只需要改變本發明有限沖擊響應CSD濾波器架構中處理單元內部的編程方式就可以實現系統的可重構。
【專利說明】有限沖擊響應CSD濾波器
【技術領域】
[0001]本發明涉及數字濾波器【技術領域】，尤其涉及一種有限沖擊響應CSD濾波器。
【背景技術】
[0002]有限沖擊響應CSD濾波器因其固有的線性相位特性和系統穩定性在數字信號處理系統和通訊系統中得到了廣泛的應用。神經信號處理、傳感器濾波、視頻音頻處理、信道等化以及匹配濾波都是FIR的經典應用。隨著軟件無線電(Software Defined Radio, SDR)技術的發展，以及對FIR濾波器高性能低開銷和故障容忍(fault-tolerant)要求的提升，FIR濾波器實現系統的可重構成為了一種必要的解決方案。
[0003]系數的乘法是可重構FIR濾波器的技術瓶頸，通常為了降低計算的復雜度，將系數的乘法分解為加、減和移位操作。業界一直致力于減少硬件開銷、降低功耗以及提升速度的研究。通常情況，FIR濾波器的階數越高，性能越好，但是，隨著濾波器階數的增加，系統所消耗的資源也將增加，而且功耗也將增加。
[0004]總結現有的研究方法,按照是否使用標準化有符號位的方法(Canonical SignedDigit, CSD)，可以將其分成兩大類，第一類是基于CSD的方法，第二類是未采用CSD的方法。
[0005]例如，K.-H.Chen 和 T._D.Chiueh 在文章 “A low-power digit-basedreconfigurable FIR filter,，，Circuits and Systems II:Express Briefs, IEEETransactions on, vol.53, n0.8, pp.617-621, 2006 中給出 了 一種基于 CSD 的結構。用CSD編碼表示的系數可以減少部分積的數目，在硬件開銷方面能夠較大地減小硅片面積開銷和功耗。但這種結構采用的是直接型的結構(Direct Form, DF)，系統的響應時間隨著階數的增加而增加，性能也相應的會下降。Mahesh, R和Vinod, APrasad在“Anew commonsubexpression elimination algorithm for realizing low-complexity higher orderdigital filters, ’’Computer-Aided Design of Integrated Circuits and Systems,IEEETransactions on, vol.27，n0.2，pp.217-229，2008 中提出了二進制共有子表達式剔除法(Binary Common Subexpression Elimination, BCSE),這種方法沒有米用 CSD 編碼，而是對二進制表示的系數子表達式進行了統計，得到了共有的子表達式，然后又通過對這些共有的子表達式進行“加”和“移位”操作完成整個系數的乘法。基于這種方法，Mahesh，R和Vinod, A Prasad 又在文章 “New reconf igurable architectures for implementing FIRfilters with low complexity,，，Computer-Aided Design of Integrated Circuits andSystems, IEEE Transactions on, vol.29, n0.2, pp.275-288, 2010 中提出了移位操作固定法(Constant Shifts Method,CSM)和移位操作可編程法(Programmable Shifts Methods,PSM)，這兩種方法主要的不同之處是移位的數目是否是固定的，而且這兩種方法在濾波器系數的表示方面都是基于二進制表示法。這篇文章中還提出了另外兩種結構，CSD-CSM和CSD-PSM，這兩種結構屬于第一類方法，參考該文章的實驗結果，CSM相對于CSD-CSM資源消耗減少22.8%，PSM相對于CSD-PSM資源消耗減少12.2%。
[0006]近來，K.Sadeghipour 和 A.Abbaszadeh 在文章 “Efficient realization ofreconfigurable FIR filter using the new coefficient representation,，，IEICEElectronics Express,vol.8,n0.12,pp.902-907,2011 中也給出了一種新的結構。請參考圖1，首先這種結構沒有采用CSD表示,而且是一種轉置型(Transposed Direct Form7TDF)的結構。輸入信號x[n]經過預處理器I的處理之后產生了運算需要的部分積，這些部分積輸出到所有的處理單元10、11、12、13，經過處理單元的計算得到了相應的系數乘積，然后在按照FIR的結構通過14、15、16、17、18、19等元件將其連接，最后輸出y [η]為χ[η]經過濾波之后的信號。
[0007]其中每個處理單元的結構是相同的，圖中的處理單元10細化了處理單元的結構。因為設計中涉及到的數據位寬為16-bit，處理單元10需要的多路選擇器IOla?IOle為4選1，多路選擇器IOlf為2選I。多路選擇器在多路選擇器控制信號模塊105的控制下選擇得到所需的部分積，這些部分積通過特定的移位操作(圖中表示為〈O，在加減法器103a?103e中完成相應的加減法操作之后輸出。為了處理系數全為O的情況，多路選擇器的輸出經過一級與門102a?102f的控制，這一級的控制信號也是由105輸出。
[0008]處理單元的控制信號是由濾波器系數經過二進制有符號位子系數(BinarySigned Subcoefficient, BSS)譯碼器106譯碼產生,一部分用于控制多路選擇器IOla?IOlf和與門102a?102f，另一部分用于控制加減法器103a?103c的加減法操作。
[0009]然而，在實現本發明的過程中， 申請人:發現現有的有限沖擊響應CSD濾波器在處理單元的設計方面沒有充分考慮濾波器系數的實際分布情況，使得處理單元中可能會有多條計算通路處于不參與計算的狀態，對于高階的濾波器設計會造成過多的資源和功耗浪費。同時，設計中沒有給出預處理器的詳細設計，影響到系統關鍵路徑的評價。
【發明內容】
[0010](一)要解決的技術問題
[0011]鑒于上述技術問題，本發明提供了一種有限沖擊響應CSD濾波器，以解決現有的有限沖擊響應CSD濾波器過度消耗資源和能耗的問題。
[0012](二)技術方案
[0013]本發明有限沖擊響應CSD濾波器包括:預處理器和級聯的K級處理單元，K大于或等于該有限沖擊響應CSD濾波器的階數η。其中，預處理器具有一個輸入端，三個輸出端，用于利用接收的待濾波信號，利用該待濾波信號計算系數乘法所需要的三個部分積:[I]、[10-1]和[101]，并將該三個部分積分別從其三個輸出端輸出。對于第I級處理單元ΡΕ。，其四個輸入端中的三個輸入端與預處理器的三個輸出端相連接，另一輸入端與下一級處理單元PE1的輸出端相連，其輸出端為濾波后信號的輸出端。對于第i級處理單元PEp1，其中，l〈i〈K，其四個輸入端中的三個輸入端與預處理器的三個輸出端相連接，另一輸入端與第i+Ι級處理單元PEi的輸出端相連接。對于第K級處理單元PEih，其四個輸入端中的三個輸入端與預處理器的三個輸出端相連接，另一輸入端輸入信號O,其輸出信號端口輸出到第K-1級處理單元PEk_2。其中，該K級處理單元中的每一處理單元，用于利用自身存儲的與系數相關的控制位信息，對輸入的部分積進行加減移位操作，得到完成系數乘法的一中間結果；若干個中間結果經過級聯信號的級聯求和或求差，由第I級處理單元PEtl的輸出端輸出濾波結果。[0014](三)有益效果
[0015]從上述技術方案可以看出，本發明有限沖擊響應CSD濾波器具有以下有益效果:
[0016](I)基于新提出的CSD系數分組方法，本發明有限沖擊響應CSD濾波器對高階的FIR濾波器能夠做到小的面積開銷，低的功耗，高的性能，而且階數越高，本發明帶來的優勢越大；
[0017](2)針對不同類型的FIR濾波器(高通、低通、帶通、帶阻)或者是同一類型的不同階數的濾波器都能夠做到不改變電路模塊，只對其控制位進行重新的編程就可以實現可重構；
[0018](3)采用的結構是轉置型(TDF)結構，關鍵路徑的延時不受濾波器階數和被處理數據的位寬的影響；
[0019](4)突出的模塊特性使其既便于在FPGA上實現又能夠很容易的做到VLSI實現。【專利附圖】
【附圖說明】
[0020]圖1為現有技術BSS可重構FIR濾波器的結構圖；
[0021]圖2為本發明有限沖擊響應CSD濾波器所依據的CSD系數分組方法的流程圖；
[0022]圖3為根據本發明實施例有限沖擊響應CSD濾波器的總體結構圖；
[0023]圖4為圖3所示有限沖擊響應CSD濾波器中預處理單元的結構示意圖；[0024]圖5為圖3所示有限沖擊響應CSD濾波器中單個處理單元的結構示意圖；
[0025]圖6為圖3所示有限沖擊響應CSD濾波器中級聯的兩級處理單元的結構示意圖；
[0026]圖7為圖3所示有限沖擊響應CSD濾波器中級聯的三級處理單元的結構示意圖。
【具體實施方式】
[0027]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。需要說明的是，在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。附圖中未繪示或描述的實現方式，為所屬【技術領域】中普通技術人員所知的形式。另外，雖然本文可提供包含特定值的參數的示范，但應了解，參數無需確切等于相應的值，而是可在可接受的誤差容限或設計約束內近似于相應的值。
[0028]在對本發明有限沖擊響應CSD濾波器的具體結構進行介紹之前，首先對該有限沖擊響應CSD濾波器的工作原理進行詳細介紹。
【權利要求】
1.一種有限沖擊響應CSD濾波器，其特征在于，包括: 預處理器，其具有一個輸入端，三個輸出端，用于利用接收的待濾波信號，利用該待濾波信號計算系數乘法所需要的三個部分積:[I]、[10-1]和[101]，并將該三個部分積分別從其三個輸出端輸出； 級聯的K級處理單元，其中K大于或等于該有限沖擊響應CSD濾波器的階數n，該K級處理單元中: 對于第I級處理單元PEtl，其四個輸入端中的三個輸入端與預處理器的三個輸出端相連接，另一輸入端與下一級處理單兀PE1的輸出端相連，其輸出端為濾波后信號的輸出端；對于第i級處理單元PEp1，其中，l〈i〈K，其四個輸入端中的三個輸入端與預處理器的三個輸出端相連接，另一輸入端與第i+Ι級處理單元PEi的輸出端相連接； 對于第K級處理單元PEih，其四個輸入端中的三個輸入端與預處理器的三個輸出端相連接，另一輸入端輸入信號0，其輸出信號端口輸出到第K-1級處理單元PEk_2 ； 其中，該K級處理單元中的每一處理單元，用于利用自身存儲的與系數相關的控制位信息，對輸入的部分積進行加減移位操作，得到完成系數乘法的一中間結果；若干個中間結果經過級聯信號的級聯求和或求差，由第I級處理單元PEtl的輸出端輸出濾波結果。
2.根據權利要求1所述的有限沖擊響應CSD濾波器，其特征在于，所述預處理器輸出的部分積中:[1]代表待濾波信號自身；[10_1]代表待濾波信號與右移兩比特位后的待濾波信號做差的結果；[101]代表待濾波信號與右移兩比特位后的待濾波信號的和。
3.根據權利要求2所述的有限沖擊響應CSD濾波器，其特征在于，所述預處理器包括:移位數目固定為2的右移位器,一減法器和一加法器:其中: 所述預處理器的數據輸入端直接連接到預處理器的第一數據輸出端，作為第一部分積`[I]輸出; 所述右移位器的輸入端連接到所述預處理器的數據輸入端，其輸出端連接到所述減法器的第一輸入端和所述加法器的第一輸入端； 所述減法器的第二輸入端連接到所述預處理器的數據輸入端，其輸出端連接到所述預處理器的第二輸出端，作為第二部分積[10-1]輸出； 所述加法器的第二輸入端連接到所述預處理器的數據輸入端，其輸出端連接到所述預處理器的第三輸出端，作為第三部分積輸出[101]。
4.根據權利要求1所述的有限沖擊響應CSD濾波器，其特征在于，所述K級處理單元中各處理單元的結構相同，每一處理單元包括: 第一多路選擇器，其三輸入端分別連接到預處理器的三輸出端； 第二多路選擇器，其三輸入端分別連接到預處理器的三輸出端； 第一可編程移位器，其輸入端連接到第一多路選擇器的輸出端； 第二可編程移位器，其輸入端連接到第二多路選擇器的輸出端； 第一加減法器，其兩輸入端分別連接到第一可編程移位器和第二可編程移位器的輸出端; 第三多路選擇器，其兩輸入端分別連接第一加減法器的輸出端和第二可編程移位器的輸出端； 第二加減法器，其第一輸入端連接至第三多路選擇器的輸出端，其第二輸入端連接至前一處理單元輸出端； 觸發器，其輸入端連接到第二加減法器的輸出端； 第四多路選擇器，其第一輸入端連接至第二加減法器的輸出端，其第二輸入端連接至觸發器的輸出端，其輸出端作為該處理單元的級聯數據輸出端； 控制位寄存器，連接至所述第一多路選擇器、第二多路選擇器、第一可編程移位器、第二可編程移位器、第一加減法器、第三多路選擇器、第二加減法器、第四多路選擇器的控制端，用于提供控制位信息，該控制位信息由CSD系數決定。
5.根據權利要求4所述的有限沖擊響應CSD濾波器，其特征在于，在CSD系數的位寬為16bit時，處理每一階系數乘法所需處理單元的個數按照以下方式決定: 步驟A，初始化分組數M = O; 步驟B，標記CSD系數中的非零位； 步驟C，從前往后，取未分組的兩非零位； 步驟D，判斷該兩非零位之間“零”的個數是否大于I，如果是，執行步驟E，否則，執行步驟F; 步驟E，將該兩非零位以及之間的“零”分為2組，M=M+2 ； 步驟F，將該兩非零位以及之間的“零”分為I組，M=M+1 ； 步驟G，判斷非零位是否取完，如果是，執行步驟H，否則，執行步驟C ； 步驟H，當Me {1,2}時，由I個處理單元完成該階系數乘法； 當M e {3，4}時，由2個處理單元完成該階系數乘法；或 當M e {5，6}時，由3個處理單元完成該階系數乘法。
6.根據權利要求5所述的有限沖擊響應CSD濾波器，其特征在于，控制位寄存器中控制位的格式為:AABBCCCCDDDDEFGH ； 控制位AA用于控制第一多路選擇器選通的部分積，“00”表示第一多路選擇器選通第一部分積[I]，“01”表示第一多路選擇器選通第二部分積[10-1]，“10”表示第一多路選擇器選通第三部分積[101]； 控制位BB用于控制第二多路選擇器選通的部分積，其表示信息和AA相同，其由當前階CSD系數的部分積的種類決定； 控制位CCCC用于控制第一可編程移位器右移的位數，該位數根據第一多路選擇器所選通的部分積前面的比特位數確定； 控制位DDDD用于控制第二可編程移位器右移的位數，該位數根據第二多路選擇器所選通的部分積前面的比特位數確定； 控制位E用于控制第一加減法器加法或者減法操作，“ I ”表示加法操作，“O”表示減法操作，其由當前階CSD系數中部分積的符號確定，當兩個部分積的符號相同時，這兩個部分積做加法操作，當兩個部分積符號位相反的時候，這兩個部分積做減法操作； 控制位F用于控制第三多路選擇器的輸出，“I”表示選通第一加減法器505的結果，“O”表示選通第二可編程移位器的結果，其由當前處理單元處理的部分積的個數決定，如果當前PE處理的部分積的個數為2，F=I，如果當前PE處理的部分積的個數為1，F=O ; 控制位G用于控制第二加減法器加法或者減法操作，“ I ”表示加法操作，表示下一階系數為正，“O”表示減法操作，表示下一階系數為負，其由下一階CSD系數第一比特位的符號確定，如果下一階CSD系數的第一比特位的符號為正，G=l，如果下一階CSD系數的第一比特位的符號為負，G=O ； 控制位H用于控制第四多路選擇器的輸出，“ I”表示輸出觸發器的緩存結果，“O”表示輸出第二加減法器的結果，其由當前處理單元是否為完成單個CSD系數乘法的最終結果所決定，如果當前處理單元的結果是該CSD系數乘法的最終結果， H=l，如果不是，H=O0
【文檔編號】H03H17/02GK103716011SQ201410014200
【公開日】2014年4月9日 申請日期:2014年1月13日 優先權日:2014年1月13日
【發明者】楊海鋼, 賈瑞, 王飛, 陳銳, 王新剛, 林郁 申請人:中國科學院電子學研究所