開關電路的制作方法
【專利摘要】提供一種開關電路，無論向輸入端子輸入正電壓還是負電壓，都能夠可靠地控制GND～VDD的電壓向內部電路傳遞或切斷。在構成開關電路的NMOS晶體管之外，追加PMOS晶體管，利用輸入端子的電壓控制PMOS晶體管的柵極，由此，能夠可靠地控制GND～VDD的電壓的傳遞或切斷。
【專利說明】開關電路
【技術領域】
[0001]本發明涉及在被輸入正電壓或負電壓的端子處設置的開關電路。
【背景技術】
[0002]圖4是現有的開關電路的電路。開關電路根據開關控制端子EN的信號來控制輸入到輸入端子IN的正電壓或負電壓向內部電路15傳遞或切斷。
[0003]考慮使從輸入端子IN輸入的正電壓VIN+傳遞到作為內部電路15的輸入端子的節點B的情況。將開關控制端子EN的信號設為有效狀態的VDD電壓，使NMOS晶體管11以及12導通。因此，從輸入端子IN輸入的正電壓VIN+被傳遞到作為內部電路15的輸入端的節點B。此時，NMOS晶體管13截止，所以不會對節點B的電壓帶來影響。
[0004]接下來，考慮不使從輸入端子IN輸入的正電壓VIN+傳遞到作為內部電路15的輸入端的節點B的情況。將開關控制端子EN的信號設為無效狀態的GND電壓。NMOS晶體管11由于漏極為電壓VIN+、柵極為GND電壓而截止。NMOS晶體管13導通，使節點A為GND電壓。NMOS晶體管12因漏極和柵極為GND電壓而截止。因此，從輸入端子IN輸入的正的電壓VIN+不傳遞到作為內部電路15的輸入的節點B。
[0005]接下來，考慮不使從輸入端子IN輸入的負電壓VIN-傳遞到作為內部電路15的輸入的節點B的情況。將開關控制端子EN的信號設為無效狀態的GND電壓。但是，NMOS晶體管11因漏極從輸入端子IN被施加了比GND電壓低的負電壓VIN-而處于弱反轉區域的導通狀態。在此，由于NMOS晶體管13導通，因此，節點A不是所輸入的負電壓VIN-，而是GND電壓。NMOS晶體管12因漏極和柵極電壓為GND電壓而截止。因此，從輸入端子IN輸入的負電壓VIN-不傳遞到作為內部電路15的輸入的節點B。
[0006]這樣，在現有的開關電路中，即使從輸入端子IN輸入了負電壓，也能夠防止負電壓傳遞至內部電路15的輸入，能夠防止內部電路的誤動作。
[0007]現有技術文獻
[0008]專利文獻
[0009]專利文獻1:日本特開2010-206779號公報
【發明內容】
[0010]發明要解決的問題
[0011]但是，在現有的開關電路中，在將開關控制端子EN的信號的有效狀態設為VDD電壓時，從輸入端子IN輸入的正電壓VIN+不能向節點B傳遞電壓(VDD-VGS-V0V)以上的電壓。此處，VDD是電源電壓，VGS是NMOS晶體管11和12的閾值電壓(VGS > 0V)，VOV是使NMOS晶體管11、12可靠地導通而所需的過驅動電壓(over drive voltage) (VOV > 0V)。
[0012]此外，在希望使電壓(VDD-VGS-VOV)以上的電壓例如電源電壓VDD傳遞到節點B的情況下，開關控制端子EN的有效狀態的信號需要為電壓(VDD+VGS+V0V)以上的電壓。因此，需要升壓電路和電平轉換電路，電路規模增大而使得產品成本增加。
[0013]用于解決問題的手段
[0014]本發明的開關電路是為了解決上述問題而完成的，其具有:第一 NMOS晶體管，其漏極與半導體裝置的輸入端子連接，源極與第一節點連接，柵極與控制端子連接;第二NMOS晶體管，其漏極與第一節點連接，源極與第二節點連接，柵極與控制端子連接；第一PMOS晶體管，其源極與半導體裝置的輸入端子連接，漏極與第一節點連接，柵極經由反相器與控制端子連接；第二 PMOS晶體管，其源極與第一節點連接，漏極與第二節點連接，柵極經由反相器與控制端子連接；以及第三NMOS晶體管，其源極與接地電壓連接，漏極與第一節點連接，柵極經由反相器與控制端子連接，第二節點與內部電路連接。
[0015]發明效果
[0016]根據本發明的開關電路，即使從輸入端子IN輸入了負電壓，也能夠防止傳遞到內部電路15的輸入，而且，能夠將VDD電壓以內的正電壓傳遞到內部電路15的輸入。
【專利附圖】
【附圖說明】
[0017]圖1是示出第一實施方式的開關電路的電路圖。
[0018]圖2是示出第二實施方式的開關電路的電路圖。
[0019]圖3是示出第二實施方式的電平轉換電路的一例的電路圖。
[0020]圖4是示出現有的開關電路的電路圖。
【具體實施方式】
[0021]以下，參照附圖，對本發明的開關電路的實施方式進行說明。開關電路根據開關控制端子EN的信號，控制輸入到輸入端子IN的正電壓或負電壓向內部電路15傳遞或切斷。
[0022]<第一實施方式>
[0023]圖1是示出第一實施方式的開關電路的電路圖。
[0024]第一實施方式的開關電路具有NMOS晶體管11、12、13、PMOS晶體管16、17以及反相器14。
[0025]NMOS晶體管11的漏極與輸入端子IN連接，柵極與開關控制端子EN連接，源極與NMOS晶體管12的漏極連接，背柵與GND連接。NMOS晶體管12的柵極與開關控制端子EN連接，源極與內部電路15的輸入端子(節點B)連接，背柵與GND連接。PMOS晶體管16的源極與輸入端子IN連接，柵極與反相器14的輸出端子連接，漏極與PMOS晶體管17的源極連接，背柵與VDD連接。PMOS晶體管17的柵極與反相器14的輸出連接，漏極與節點B連接，背柵與VDD連接。反相器14的輸入端子與開關控制EN連接。NMOS晶體管13的柵極與反相器14的輸出端子連接，源極與GND連接，漏極與NMOS晶體管11的源極、NMOS晶體管12的漏極、PMOS晶體管16的漏極、PMOS晶體管17的源極連接，背柵與GND連接。
[0026]NMOS晶體管11、12以及PMOS晶體管16、17的導通/截止由開關控制端子EN的信號控制。反相器電路14將輸入的VDD/GND電壓的信號反轉后進行輸出。NMOS晶體管13被控制為在NMOS晶體管11、12以及PMOS晶體管16、17截止時導通。
[0027]接下來，對第一實施方式的開關電路的動作進行說明。
[0028](I)不使從輸入端子IN輸入的正電壓VIN+傳遞到節點B的情況
[0029]開關控制端子EN被輸入無效狀態的GND電壓的信號。NMOS晶體管11因漏極為電壓VIN+且柵極為GND電壓而截止。PMOS晶體管16因源極為電壓VIN+且柵極為VDD電壓而截止。NMOS晶體管13因柵極為VDD電壓而導通，使節點A為GND電壓。NMOS晶體管12因漏極和柵極為GND電壓而截止。PMOS晶體管17因源極為GND電壓且柵極為VDD電壓而截止。因此，從輸入端子IN輸入的正電壓VIN+不傳遞到節點B。
[0030](2)不使從輸入端子IN輸入的負電壓VIN-傳遞到節點B的情況
[0031]開關控制端子EN被輸入無效狀態的GND電壓的信號。NMOS晶體管11因漏極為負電壓VIN-且柵極為GND電壓而成為弱反轉區域的導通狀態。但是，NMOS晶體管13因柵極為VDD電壓而導通，使節點A為GND電壓。NMOS晶體管12因漏極為GND電壓且柵極電壓也為GND電壓而截止。PMOS晶體管16和17因柵極為VDD電壓而截止。因此，從輸入端子IN輸入的負電壓VIN-不傳遞到節點B。
[0032](3)使從輸入端子IN輸入的正電壓(VDD電壓)傳遞到節點B的情況
[0033]開關控制端子EN被輸入有效狀態的VDD電壓的信號。NMOS晶體管11的漏極和柵極為VDD電壓，因而向源極(節點A)傳遞電壓(VDD-VGS-V0V)。此處，VDD是電源電壓，VGS是NMOS晶體管11和12的閾值電壓(VGS > 0V)，VOV是使NMOS晶體管11和12可靠地導通而所需的過驅動電壓(V0V > 0V)。
[0034]另一方面,PMOS晶體管16因源極為VDD電壓且柵極為GND電壓而導通,從而向漏極傳遞VDD電壓。此處，PMOS晶體管16完全導通(full on)，所以，在節點A的電壓中，PMOS晶體管16的漏極的電壓占主導地位。因此，節點A的電壓為VDD電壓。
[0035]NMOS晶體管12與PMOS晶體管17的關系也相同，因此，能夠向節點B傳遞VDD電壓。
[0036]如上所述，本實施方式的開關電路能夠傳遞GND電壓?VDD電壓的范圍的輸入電壓。
[0037]<第二實施方式>
[0038]圖2是示出第二實施方式的開關電路的電路圖。
[0039]除了圖1的電路以外，第二實施方式的開關電路還具有電平轉換電路18。電平轉換電路18的電源端子V與輸入端子IN連接，輸出端子O與PMOS晶體管16的柵極連接，輸入端子I與開關控制端子EN連接。此外，PMOS晶體管16的背柵與輸入端子IN連接。
[0040]電平轉換電路18利用電源端子V的電壓對輸入端子I的信號進行電壓轉換，從輸出端子O輸出。在本實施方式中構成為，輸入與輸出的邏輯是反轉的。在輸入端子I的信號為VDD電壓的情況下,從輸出端子O輸出GND電壓的信號。在輸入端子I的信號為GND電壓的情況下，從輸出端子O輸出電源端子V的電壓的信號。
[0041](I)不使從輸入端子IN輸入的比VDD電壓高的電壓傳遞到節點B的情況
[0042]在PMOS晶體管16的背柵與VDD連接時，背柵電壓低于源極電壓。因此，沿著輸入端子IN?PMOS晶體管16 (源極?背柵)?VDD流過不需要的電流。
[0043]在第二實施方式的開關電路中，PMOS晶體管16的背柵、源極與輸入端子IN連接，因此，背柵與源極之間沒有電位差，不存在通向VDD的電流路徑。此外，PMOS晶體管16的柵極是從電平轉換電路18的輸出端子O輸出的輸入端子IN的電壓。因此，PMOS晶體管16的柵極被施加了進行截止所需的電壓。
[0044]關于其它輸入端子IN的電壓與開關電路的控制的組合，與在第一實施方式中敘述的電路動作相同。
[0045]圖3是在第二實施方式的開關電路中使用的電平轉換電路結構的一例。可以是具有PMOS晶體管21和22以及NMOS晶體管23和24的普通且簡單的電平轉換電路的結構。
[0046]這樣，在第二實施方式的開關電路中，即使在開關關閉時從輸入端子IN被施加了比VDD電壓高的電壓時，也能夠防止不需要的電流流過輸入端子IN，能夠防止PMOS晶體管16的損壞。
[0047]標號說明
[0048]11 ?13、22、23 NMOS 晶體管；
[0049]16、17、21、22 PMOS 晶體管；
[0050]14、15 反相器；
[0051]15內部電路；
[0052]18 電平轉換電路。
【權利要求】
1.一種開關電路，其設置在被輸入正電壓或負電壓的半導體裝置的輸入端子處，將所述正電壓或負電壓傳遞給內部電路，其特征在于，該開關電路具有: 第一 NMOS晶體管，其漏極與所述半導體裝置的輸入端子連接，源極與第一節點連接，柵極與控制端子連接； 第二 NMOS晶體管，其漏極與所述第一節點連接，源極與第二節點連接，柵極與所述控制端子連接； 第一 PMOS晶體管，其源極與所述半導體裝置的輸入端子連接，漏極與所述第一節點連接，柵極經由反相器與所述控制端子連接； 第二 PMOS晶體管，其源極與所述第一節點連接，漏極與所述第二節點連接，柵極經由所述反相器與所述控制端子連接；以及 第三NMOS晶體管，其源極與接地電壓連接，漏極與所述第一節點連接，柵極經由所述反相器與所述控制端子連接， 所述第二節點與所述內部電路連接。
2.根據權利要求1所述的開關電路，其特征在于， 所述開關電路具有電平轉換電路，該電平轉換電路的輸入端子與所述控制端子連接，輸出端子與所述第一 PMOS晶體管的柵極連接，電源端子與所述半導體裝置的輸入端子連接， 所述第一 PMOS晶體管的背柵與所述半導體裝置的輸入端子連接。
【文檔編號】H03K17/687GK104137418SQ201380011008
【公開日】2014年11月5日 申請日期:2013年1月28日 優先權日:2012年2月29日
【發明者】佐藤豐 申請人:精工電子有限公司