寬頻帶低相噪高分辨率頻率綜合組件的制作方法
【專利摘要】本實用新型公開了一種寬頻帶低相噪高分辨率頻率綜合組件，包括直接數字式頻率合成器DDS、鎖相環PLL、主線圈數字驅動電路、FM模擬驅動電路、釔鐵石榴石調諧振蕩器YTO和控制電路；所述YTO包括兩個調諧端，分別是主線圈和FM線圈，所述主線圈由所述主線圈數字驅動電路驅動，所述FM線圈由所述FM模擬驅動電路驅動，所述DDS的輸出用于激勵所述PLL，所述PLL的輸出連接至所述FM驅動電路的輸入，所述控制電路的輸出連接至所述主線圈驅動電路，本實用新型在選材上采用高性能的釔鐵石榴石調諧振蕩器YTO，在激勵方式上采用DDS激勵PLL，在對YTO的控制方式上混合應用數字和模擬的方式，因此可以在分辨率、相位噪聲和頻帶三個方面同時取得好的指標。
【專利說明】寬頻帶低相噪高分辨率頻率綜合組件
【技術領域】
[0001]本實用新型涉及一種寬頻帶低相噪高分辨率頻率綜合組件。
【背景技術】
[0002]頻率綜合器(又稱為“頻綜”)，由于其分辨率、相位噪聲和頻帶三個指標相互矛盾，因此通常在對某一指標進行提高時，會相應的降低其它的指標，因此如何能夠使頻率綜合器同時具有寬頻帶、低相噪和高分辨率的性能就顯得特別重要。
實用新型內容
[0003]有鑒于此，本實用新型提供了一種寬頻帶低相噪高分辨率頻率綜合組件，能夠同時在分辨率、相位噪聲和頻帶三個方面取得好的指標。
[0004]本實用新型提供了一種寬頻帶低相噪高分辨率頻率綜合組件，包括直接數字式頻率合成器DDS、鎖相環PLL、主線圈數字驅動電路、FM模擬驅動電路、釔鐵石榴石調諧振蕩器YTO和控制電路；
[0005]所述YTO包括兩個調諧端，分別是主線圈和FM線圈，所述主線圈由所述主線圈數字驅動電路驅動，所述FM線圈由所述FM模擬驅動電路驅動，所述DDS的輸出用于激勵所述PLL,所述PLL的輸出連接至所述FM驅動電路的輸入，所述控制電路的輸出連接至所述主線圈驅動電路。
[0006]進一步，所述DDS采用型號為AD9912的芯片實現。
[0007]進一步，所述PLL采用型號為HMC700LP4的芯片實現。
[0008]進一步，所述主線圈數字驅動電路采用12位數字驅動結構，且所述主線圈數字驅動電路與所述YTO為一體結構。
[0009]進一步，所述PLL的輸出經過環路濾波器LF連接至所述FM模擬驅動電路的輸入。
[0010]進一步，還包括:參考頻率源、10倍倍頻器和第一帶通濾波器，所述參考頻率源用于生成IOOMHz的參考頻率，然后經10倍倍頻器得到IGHz的信號頻率，再經過所述第一帶通濾波器濾波后作為所述DDS的時鐘。
[0011]進一步，所述參考頻率源包括恒溫控制式晶體振蕩器0CX0。
[0012]進一步，所述PLL包括鑒相器H)、前置固定分頻器和可編程分頻器，所述H)包括第一輸入和第二輸入，所述第一輸入連接所述DDS的輸出，所述YTO的輸出經所述前置固定分頻器和可編程分頻器分頻后連接至所述第二輸入。
[0013]進一步，所述前置固定分頻器為2分頻前置固定分頻器，所述可編程分頻器為32或64可編程分頻器。
[0014]進一步，所述DDS的輸出經過第二帶通濾波器連接至所述ro的第一輸入。
[0015]本實用新型的有益效果:
[0016]本實用新型，在選材上采用高性能的釔鐵石榴石調諧振蕩器ΥΤ0，在激勵方式上采用DDS激勵PLL，在對YTO的控制方式上混合應用數字和模擬的方式，因此可以在分辨率、相 位噪聲和頻帶三個方面同時取得好的指標。
【專利附圖】
【附圖說明】
[0017]下面結合附圖和實施例對本實用新型作進一步描述:
[0018]圖1是本實用新型提供的頻率綜合組件的實施例的結構示意圖。
【具體實施方式】
[0019]請參考圖1，是本實用新型提供的頻率綜合組件的實施例的結構示意圖。其包括:參考頻率源1、10倍倍頻器2、第一 BPF3、DDS4、第二 BPF5、PD6、LF7、FM模擬驅動電路8、YT09、控制電路10、前置固定分頻器11和可編程分頻器12。
[0020]其中，BPF即 “Band-Pass Filter”，中文簡稱“帶通濾波器”。DDS 即 “DirectDigital Synthesizer”，中文簡稱“直接數字式頻率合成器”。PD即“phasedetector”，中文簡稱“鑒相器”。LF即“loop filter，中文簡稱“環路濾波器”。YTO即“YIG-tunedoscillator,中文簡稱“釔鐵石榴石調諧振蕩器”。其中，PD6和可編程分頻器12是PLL的主要組成部分，PLL即“Phase Locked Loop”，中文簡稱“鎖相環”。
[0021]其中，YT09有兩個調諧端,分別是主線圈和FM (frequency modulation調頻)線圈，其中主線圈調諧范圍寬，調諧速度快，一般作為粗調(頻率預置);FM線圈調諧范圍窄，調諧速度慢，一般作為細調(鎖相)。YTO作為電流調諧部件，主線圈和FM線圈皆為電流調諧，而通常控制為電壓控制，因此兩線圈都需要驅動(電壓控制電流源)，一般YTO自帶主線圈的驅動，即自帶主線圈數字驅動電路，其可以為12位數字驅動結構，而FM模擬驅動電路則外接。
[0022]其中，參考頻率源1，用于生成100MHz的頻率，該頻率經過10倍倍頻器2倍頻為IGHz的信號頻率，然后再經過第一 BPF3進行濾波后作為DDS4的系統時鐘。DDS4的輸出經第二 BPF5濾波后,輸入Η)6的第一輸入。PD6的第二輸入連接可編程分頻器12的輸出。PD6的輸出經過LF7進行環路濾波后，作為FM模擬驅動電路8的輸入信號，FM模擬驅動電路8的輸出連接ΥΤ09的FM調諧端，ΥΤ09自帶的主線圈數字驅動電路與控制電路10的輸出連接，ΥΤ09的輸出經過前置固定分頻器11后連接至可編程分頻器12。
[0023]其中，參考頻率源I可以采用圖示的0CX0 (恒溫控制式晶體振蕩器)實現。
[0024]其中，DDS可以采用ADI公司的型號為ADI9912的芯片實現，其采用48位頻率控制字，頻率分辨率可達4Χ 10_6Ηζ。
[0025]其中，PLL可以采用HMC公司的型號為HMC700LP4的芯片實現，其最高可實現8GHz輸入，本底相位噪聲性能可達-230dBc/Hz。
[0026]其中，前置固定分頻器11主要實現2分頻，可編程分頻器12主要實現32或64分頻。
[0027]本實用新型，由0XC0產生100MHz參考頻率，倍頻后得到的IGHz信號選頻后作為DDS系統時鐘，DDS輸出頻率62.5?125MHz，帶通濾除雜波后作為參考信號送入鎖相環的鑒相器。YTO的主線圈的驅動電路由控制電路產生的電壓控制預置，FM線圈的驅動電路由鑒相器輸出經環路濾波后控制。YTO輸出的反饋回路由射頻開關選通進行預分頻，在YTO輸出4?8GHz時鎖相環分頻倍數取32以得到62.5?125MHz同參考進行鑒相；在YTO輸出8?16GHz時鎖相環分頻倍數取64同樣得到62.5?125MHz同參考進行鑒相。
[0028]本實施例，采用DDS輸出激勵PLL的總體合成方式，DDS在滿足頻率分辨率的同時提供優秀的參考相噪。其次，采用YTO取代傳統的VCO作為諧振器件，在提供足夠的輸出頻率帶寬的同時具備良好的相位噪聲。然后，PLL在兼顧參考和反饋的條件下盡量提高鑒相頻率，可以帶來優秀的噪聲性能。最后，科學、合理的安排各處的濾波器以提高雜波抑制性倉泛。
[0029]最后說明的是，以上實施例僅用以說明本實用新型的技術方案而非限制，盡管參照較佳實施例對本實用新型進行了詳細說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或者等同替換，而不脫離本實用新型技術方案的宗旨和范圍，其均應涵蓋在本實用新型的權利要求范圍當中。
【權利要求】
1.一種寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:包括直接數字式頻率合成器DDS、鎖相環PLL、主線圈數字驅動電路、FM模擬驅動電路、釔鐵石榴石調諧振蕩器YTO和控制電路； 所述YTO包括兩個調諧端，分別是主線圈和FM線圈，所述主線圈由所述主線圈數字驅動電路驅動，所述FM線圈由所述FM模擬驅動電路驅動,所述DDS的輸出用于激勵所述PLL，所述PLL的輸出連接至所述FM驅動電路的輸入，所述控制電路的輸出連接至所述主線圈驅動電路。
2.如權利要求1所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述DDS采用型號為AD9912的芯片實現。
3.如權利要求1所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述PLL采用型號為HMC700LP4的芯片實現。
4.如權利要求1所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述主線圈數字驅動電路采用12位數字驅動結構，且所述主線圈數字驅動電路與所述YTO為一體結構。
5.如權利要求1-4中任一項所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述PLL的輸出經過環路濾波器LF連接至所述FM模擬驅動電路的輸入。
6.如權利要求1-4中任一項所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:還包括: 參考頻率源、10倍倍頻器和第一帶通濾波器，所述參考頻率源用于生成IOOMHz的參考頻率，然后經10倍倍頻器得到IGHz的信號頻率，再經過所述第一帶通濾波器濾波后作為所述DDS的時鐘。
7.如權利要求6所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述參考頻率源包括恒溫控制式晶體振蕩器0CX0。
8.如權利要求1-4中任一項所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述PLL包括鑒相器PD、前置固定分頻器和可編程分頻器，所述H)包括第一輸入和第二輸入，所述第一輸入連接所述DDS的輸出，所述YTO的輸出經所述前置固定分頻器和可編程分頻器分頻后連接至所述第二輸入。
9.如權利要求8所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述前置固定分頻器為2分頻前置固定分頻器，所述可編程分頻器為32或64可編程分頻器。
10.如權利要求8所述的寬頻帶低相噪高分辨率頻率綜合組件，其特征在于:所述DDS的輸出經過第二帶通濾波器連接至所述ro的第一輸入。
【文檔編號】H03L7/18GK203434966SQ201320614530
【公開日】2014年2月12日 申請日期:2013年9月29日 優先權日:2013年9月29日
【發明者】徐亮, 王淋正, 陳元靖, 龍智勇, 劉洋 申請人:重慶華偉工業（集團）有限責任公司