一種串口收發裝置制造方法
【專利摘要】針對現有串口收發器無法與計算機連接，無法將采集到的數據轉給計算機進行二次處理的弊端，本實用新型提供一種串口收發裝置，包括協議邏輯管理器、數據緩存器、地址緩存器、計算機接口電路、同步RS422時鐘收發電路、同步RS422數據收發電路、穩壓電源電路、可改寫存儲器、復位電路和系統時鐘電路，通過數據緩存器與地址緩存器將計算機接口電路與協議邏輯管理器連接。本實用新型的有益技術效果為：本產品能夠與計算機進行通信，將本設備采集到的數據傳遞給計算機，借助計算機進行數據的二次處理，提高了數據的使用效率。本產品的結構簡單、數據傳輸快、功耗低。
【專利說明】一種串口收發裝置
【技術領域】
[0001]本實用新型屬于數據傳輸【技術領域】，具體涉及一種串口收發裝置。
【背景技術】
[0002]現有的串口收發器多由一對差分電平的同步時鐘信號和一對差分電平的同步數據信號組成，通過時鐘信號的上升沿或下降沿做為激發信號進行連續采集同步數據信號，并通過對自身系統時鐘和同步時鐘信號的頻率進行對比來判斷同步時鐘信號何時結束，結構簡單、實用。
[0003]但上述傳統結構的串口收發裝置側重于實現單個同步串口的協議轉換，無計算機接入能力，無法將采集到的數據傳輸給專用設備進行二次處理，導致設備使用的范圍有限。
實用新型內容
[0004]針對現有串口收發器無法與計算機連接，無法將采集到的數據轉給計算機進行二次處理的弊端，本實用新型提供一種串口收發裝置，其具體結構如下:
[0005]一種串口收發裝置，包括協議邏輯管理器1、穩壓電源電路7、可改寫存儲器8、復位電路9和系統時鐘電路10、同步RS422時鐘收發電路5和同步RS422數據收發電路6，其中，穩壓電源電路7與協議邏輯管理器I連接并供電；協議邏輯管理器I分別與同步RS422時鐘收發電路5、同步RS422數據收發電路6和可改寫存儲器8連接并雙向通信；協議邏輯管理器I分別與復位電路9和系統時鐘電路10連接，并單向接收復位電路9的復位信號、系統時鐘電路10的時鐘信號，此外，還設有數據緩存器2、地址緩存器3和計算機接口電路4 ;計算機接口電路4與數據緩存器2連接并雙向通信；數據緩存器2與協議邏輯管理器I連接并雙向通信；計算機接口電路4與地址緩存器3連接，且由計算機接口電路4向地址緩存器3單向傳輸地址數據；地址緩存器3與協議邏輯管理器I連接，且由地址緩存器3向協議邏輯管理器I單向傳輸地址數據。
[0006]有益的技術效果
[0007]本產品能夠與計算機進行通信，將本設備采集到的數據傳遞給計算機。
[0008]本產品的結構簡單、數據傳輸快、功耗低。
【專利附圖】
【附圖說明】
[0009]圖1為本實用新型的電路結構框圖。
[0010]圖中的序號為:協議邏輯管理器1、數據緩存器2、地址緩存器3、計算機接口電路
4、同步RS422時鐘收發電路5、同步RS422數據收發電路6、穩壓電源電路7、可改寫存儲器
8、復位電路9、系統時鐘電路10。
[0011]【具體實施方式】
[0012]現結合附圖詳細說明本實用新型的結構特征。
[0013]參見圖1，一種串口收發裝置，包括協議邏輯管理器1、穩壓電源電路7、可改寫存儲器8、復位電路9和系統時鐘電路10、同步RS422時鐘收發電路5和同步RS422數據收發電路6，其中，穩壓電源電路7與協議邏輯管理器I連接并供電；協議邏輯管理器I分別與同步RS422時鐘收發電路5、同步RS422數據收發電路6和可改寫存儲器8連接并雙向通信；協議邏輯管理器I分別與復位電路9和系統時鐘電路10連接，并單向接收復位電路9的復位信號、系統時鐘電路10的時鐘信號，此外，還設有數據緩存器2、地址緩存器3和計算機接口電路4 ;計算機接口電路4與數據緩存器2連接并雙向通信；數據緩存器2與協議邏輯管理器I連接并雙向通信；計算機接口電路4與地址緩存器3連接，且由計算機接口電路4向地址緩存器3單向傳輸地址數據；地址緩存器3與協議邏輯管理器I連接，且由地址緩存器3向協議邏輯管理器I單向傳輸地址數據。
[0014]此外，計算機接口電路4由16位的地址線與16位的數據線組成。協議邏輯管理器I為Altera公司生產的型號為EP2S60的芯片，數據緩存器2與地址緩存器3所采用的芯片均為IDT公司生產的型號為IDT74FCT164245的集成塊。同步RS422時鐘收發電路5采用的是NSC公司、型號為DS26LS31的芯片，同步RS422數據收發電路6采用的是NSC公司、型號為DS26LS32的芯片。穩壓電源電路7采用的是LINTAR公司、型號為LTM4608A的芯片，可改寫存儲器8采用的是AMD公司、型號為AM29LV160的芯片。
[0015]此外,系統時鐘電路10由晶體、電容構成,頻率為40MHz。
【權利要求】
1.一種串口收發裝置，包括協議邏輯管理器(I)、穩壓電源電路(7)、可改寫存儲器(8)、復位電路(9)和系統時鐘電路(10)、同步RS422時鐘收發電路(5)和同步RS422數據收發電路(6 )，其中，穩壓電源電路(7 )與協議邏輯管理器(I)連接并供電；協議邏輯管理器(I)分別與同步RS422時鐘收發電路(5)、同步RS422數據收發電路(6)和可改寫存儲器(8)連接并雙向通信；協議邏輯管理器(I)分別與復位電路(9)和系統時鐘電路(10)連接，并單向接收復位電路(9)的復位信號、系統時鐘電路(10)的時鐘信號，其特征在于，還設有數據緩存器(2 )、地址緩存器(3 )和計算機接口電路(4 ); 計算機接口電路(4 )與數據緩存器(2 )連接并雙向通信；數據緩存器(2 )與協議邏輯管理器(I)連接并雙向通信； 計算機接口電路(4)與地址緩存器(3)連接，且由計算機接口電路(4)向地址緩存器(3)單向傳輸地址數據；地址緩存器(3)與協議邏輯管理器(I)連接，且由地址緩存器(3)向協議邏輯管理器(I)單向傳輸地址數據。
2.根據權利要求1所述的一種串口收發裝置，其特征在于，數據緩存器(2)與地址緩存器(3)的型號均為IDT74FCT164245。
3.根據權利要求1所述的一種串口收發裝置，其特征在于，協議邏輯管理器(I)采用的芯片型號為EP2S60，同步RS422時鐘收發電路(5)采用的芯片型號為DS26LS31，同步RS422數據收發電路(6)采用的芯片型號為DS26LS32，穩壓電源電路(7)采用的芯片型號為LTM4608A，可改寫存儲器(8)采用的芯片型號為AM29LV160。
【文檔編號】H03K19/0175GK203520620SQ201320572162
【公開日】2014年4月2日 申請日期:2013年9月16日 優先權日:2013年9月16日
【發明者】邵威, 郭立俊, 楊志謙, 黃翌, 劉健 申請人:中國電子科技集團公司第三十八研究所