一種脈沖信號參數測量采集系統的制作方法
【專利摘要】本實用新型涉及一種脈沖信號參數測量采集系統，包括控制單元、采集單元、通信單元、第一MUX、第二MUX、第一緩沖器及第二緩沖器；所述采集單元包括探測器陣列及與所述探測器陣列相連接的五路模擬單元，所述模擬單元包括信號分配單元、以及分別與所述信號分配單元的三個輸出端相連接的正向積分電路、高速峰值保持電路、以及展寬和電平抬升電路；通過本實用新型所述的脈沖信號參數測量采集系統可以同時對五路高速脈沖信號進行測量，其中任意一個通道有效即可啟動采集系統，同時可以采集脈沖信號的振幅范圍為250mV至1.7V、寬度范圍為50ns至200ns的脈沖信號，結構簡單、操作方便。
【專利說明】一種脈沖信號參數測量采集系統
【技術領域】
[0001]本實用新型涉及一種脈沖信號處理設備，具體涉及一種脈沖信號參數測量采集系統。
【背景技術】
[0002]在光電通訊，計算機應用領域中，常常需要對在一定寬度范圍且上升時間為ns量級信號的積分，峰值和半寬進行研究，而這種信號本身不能被A/D轉換器采集，必須經過高速峰值保持電路以及積分電路等一系列電路結構處理，進入MCU并發送到主機PC。
[0003]在一般的應用領域，輸入高速脈沖的寬度和幅度相對固定，保持電路直接進入FPGA器件進行運算和發送。在特定領域，輸入脈沖要求一定寬度和幅度范圍，且功率受到一定限制，用FPGA搭建的系統無法滿足功耗要求。
實用新型內容
[0004]本實用新型的目的在于提供一種能夠克服傳統的脈沖信號采集系統采集的脈沖信號寬度及幅度窄、功率受限制等缺陷的脈沖信號參數測量采集系統。
[0005]為達到上述目的，本實用新型所述的脈沖信號參數測量采集系統，包括控制單元、采集單元、通信單元、第一 MUX、第二 MUX、第一緩沖器及第二緩沖器；所述采集單元包括探測器陣列及與所述探測器陣列相連接的五路模擬單元，所述模擬單元包括信號分配單元、以及分別與所述信號分配單元的三個輸出端相連接的正向積分電路、高速峰值保持電路、以及展寬和電平抬升電路；所述正向積分電路的輸出端與所述第一 MUX的輸入端相連接，所述第一緩沖器的輸入端及輸出端分別與所述第一 MUX的輸出端及所述控制單元的輸入端相連接；所述高速峰值保持電路的輸出端與所述第二 MUX的輸入端相連接，所述第二緩沖器的輸入端及輸出端分別與所述第二 MUX的輸出端及所述控制單元的輸入端相連接，所述展寬和電平抬升電路的輸出端與所述控制單元的輸入端相連接，所述控制單元的輸出端與所述通信單元的輸入端相連接，所述第一 MUX及第二 MUX的控制端與所述控制單元相連接。
[0006]所述探測器陣列采集所述五路上升沿的上升時間最多為IOns的脈沖信號，并將所述脈沖信號通過通道輸入到所述五路模擬單元中，所述模擬單元通過信號分配單元將所述脈沖信號分為三路，其中，第一路脈沖信號經所述正向積分電路正向積分得到脈沖信號的電壓積分值；第二路脈沖信號經所述高速峰值保持電路得到所述脈沖信號的電壓峰值；第三路脈沖信號經所述展寬和電平抬升電路處理后得觸發信號，所述觸發信號經通道通過輸入到所述控制單元中，所述脈沖信號的電壓積分值經通道后輸入到所述第一 MUX中，所述脈沖信號的電壓峰值經通道后輸入到所述第二 MUX中。
[0007]所述控制單元包括單片機以及與所述單片機相連接的數據存儲器、程序存儲器及管腳擴展模塊。
[0008]所述通信單元包括1553B總線及串口通信芯片，所述1553B總線與所述控制單元相連接，所述串口通信芯片與所述單片機的RXD端及TXD端相連接。
[0009]所述正向積分電路包括運算放大器、電阻R1、電阻R2、電阻R3、電阻R4及電容Cl，所述電阻Rl的一端接地，另一端與所述運算放大器的反相輸入端相連接，所述電阻R2的兩端分別與所述運算放大器的反相輸入端及輸出端相連接，所述電阻R4的兩端分別與所述運算放大電路的輸出端及同相輸入端相連接，所述電容Cl的一端與所述運算放大電路的同相輸入端相連接，另一端接地，所述電阻R3的一端接入所述脈沖信號，另一端與所述運算放大電路的同相輸入端相連接。
[0010]所述峰值保持電路包括跨導運算放大器、緩沖器、開關二極管、保持電容及恒流源，所述跨導運算放大器的反相輸入端與所述緩沖器的輸出端相連接，所述跨導運算放大器的輸出端分別與所述恒流源及開關二極管的一端相連接，所述緩沖器的輸入端與所述開關二極管的另一端及所述保持電容的一端相連接，所述保持電容的另一端接地。
[0011]本實用新型具有以下有益效果:
[0012]本實用新型可以同時測量五路上升沿的上升時間最多為IOns的脈沖信號，當五路脈沖信號中任意一路脈沖信號有效時，即可啟動采集系統，從而可以對單次出現的IOns上升沿脈沖可以實現準確的捕捉，另外可以通過展寬和電平抬升電路對脈沖信號進行展寬及電平抬高，從而使采集脈沖信號的振幅范圍為250mV至1.7V、寬度范圍為50ns至200ns的脈沖信號。
【專利附圖】
【附圖說明】
[0013]圖1為本實用新型的結構示意圖；
[0014]圖2為本實用新型中控制單元機與通信單元7的結構示意圖；
[0015]圖3為本實用新型中正向積分電路的電路圖；
[0016]圖4為本實用新型中高速峰值保持電路的電路圖；
[0017]圖5為本實用新型中采集單元的原理圖；
[0018]圖6為本實用新型中單片機6接收觸發信號的原理圖；
[0019]圖7為本實用新型的另一結構示意圖；
[0020]其中:1為探測器陣列、2為第一 MUX、3為第二 MUX、4為第一緩沖器、5為第二緩沖器、6為單片機、7為通信單元、8為程序存儲器、9為數據存儲器、10為串口通信芯片、11為1553B總線。
【具體實施方式】
[0021]下面結合附圖對本實用新型做進一步詳細描述:
[0022]參考圖1及圖2，本實用新型包括控制單元、采集單元、通信單元7、第一 MUX2、第二 MUX3、第一緩沖器4及第二緩沖器5相連接。采集單元包括探測器陣列I及與探測器陣列I相連接的五個模擬單元，所述探測器陣列I通過第一通道、第二通道、第三通道、第四通道及第五通道分別與五個模擬單元相連接。模擬單元包括信號分配單元、正向積分電路、高速峰值保持電路、展寬和電平抬升電路，信號分配單元的三個輸出端分別與正向積分電路、高速峰值保持電路、以及展寬和電平抬升電路的輸入端相連接，采集單元中的五路正向積分電路的輸出端分別通過第一通道、第二通道、第三通道、第四通道及第五通道與第一 MUX2的輸入端相連接，第一緩沖器4的輸入端及輸出端分別與第一 MUX2的輸出端及單片機6的P0.1端口相連接，采集單元中的五路高速峰值保持電路的輸出端分別通過第一通道、第二通道、第三通道、第四通道及第五通道與第二MUX3的輸入端相連接，第二緩沖器5的輸入端及輸出端分別與第二 MUX3的輸出端及單片機6的P0.3端口相連接，其中所述第一 MUX2及第二 MUX3的控制端與單片機6 的Pl.6端口、Pl.7端口、P2.6端口及P2.7端口相連接，采集單元中的五路展寬和電平抬升電路通過第一通道、第二通道、第三通道、第四通道及第五通道分別與單片機6的EXINT輸入口、HSIO輸入口、HSI I輸入口、HSI2輸入口及HSI3輸入口相連接，其中第一通道與單片機6的EXINT輸入口相連接，所述第一通道為最靈敏的探測通道。
[0023]單片機6的控制端口與控制總線相連接，單片機6的P4端口與地址總線高8位相連接，單片機6的P3端口與管腳擴展模塊一端及數據總線相連接，管腳擴展模塊的另一端與地址總線低8位相連接，數據存儲器9、1553B總線11及程序存儲器8均與控制總線、地址總線高8位、地址總線低8位及數據總線相連接。另外,所述單片機6的RXD端及TXD端分別與串口通信芯片10相連接。
[0024]另外，參考圖3，正向積分電路包括運算放大器、電阻R1、電阻R2、電阻R3、電阻R4及電容Cl，電阻Rl的一端接地，另一端與運算放大器的反相輸入端相連接，電阻R2的兩端分別與運算放大器的反相輸入端及輸出端相連接，電阻R4的兩端分別與運算放大電路的輸出端及同相輸入端相連接，電容Cl的一端與運算放大電路的同相輸入端相連接，另一端接地，電阻R3的一端接入脈沖信號，另一端與運算放大電路的同相輸入端相連接。
[0025]運放工作在線性區且處于深度負反饋狀態，設電容Cl電壓為VC1，利用虛短的概念可知V-=VCl ;再利用虛斷可知流過電阻Rl的電流與流過電阻R2的電流相等。
[0026]那么就有:Vo=2Vcl，且流過R4的電流Ir4=Vcl/R4，設流過Cl的電流為Icl，利用接點電流定律可知:Ir3+Ir4+Icl=0，假設R1=R2=R3=R4=R，可以推出Icl=Vl/R，Vcl=I/RlCl / Vidt 則 Vo=2/RlCl / Vidt0
[0027]參考圖4，峰值保持電路包括跨導運算放大器、緩沖器、開關二極管、保持電容及恒流源，跨導運算放大器的反相輸入端與緩沖器的輸出端相連接，跨導運算放大器的輸出端分別與恒流源及開關二極管的一端相連接，緩沖器的輸入端與開關二極管的另一端及保持電容的一端相連接，保持電容的另一端接地。
[0028]其中，G為跨導運算放大器，B為緩沖器，D為開關二極管，C為保持電容，I為恒流源。通過電壓反饋，二極管的導通電壓被抵消，彌補了輸出存在導通電壓差的不足。
[0029]對于跨導運算放大器的輸出電流有
[0030]i = g (V1-V0)
[0031]其中，g為跨導，Vp V。分別為輸入、輸出電壓。其電路的頻率特性為「 ， V I S(K-K)
[0032]K = -~ =-:-
j 0)CJ (OC
[0033]系統電壓轉移函數為
,、 K I
Ι? ((?) =—=-
[0034]、，Vi 丨 + CO),
σ[0035]
【權利要求】
1.一種脈沖信號參數測量采集系統，其特征在于，包括控制單元、采集單元、通信單元(7)、第一 MUX (2)、第二 MUX (3)、第一緩沖器(4)及第二緩沖器(5);所述采集單元包括探測器陣列(I)及與所述探測器陣列(I)相連接的五路模擬單元，所述模擬單元包括信號分配單元、以及分別與所述信號分配單元的三個輸出端相連接的正向積分電路、高速峰值保持電路、以及展寬和電平抬升電路； 所述正向積分電路的輸出端與所述第一 MUX (2)的輸入端相連接，所述第一緩沖器(4)的輸入端及輸出端分別與所述第一 MUX (2)的輸出端及所述控制單元的輸入端相連接；所述高速峰值保持電路的輸出端與所述第二 MUX (3)的輸入端相連接，所述第二緩沖器(5)的輸入端及輸出端分別與所述第二 MUX (3)的輸出端及所述控制單元的輸入端相連接，所述展寬和電平抬升電路的輸出端與所述控制單元的輸入端相連接，所述控制單元的輸出端與所述通信單元(7)的輸入端相連接，所述第一 MUX (2)及第二 MUX (3)的控制端與所述控制單元相連接。
2.根據權利要求1所述的脈沖信號參數測量采集系統，其特征在于，所述探測器陣列(I)采集所述五路上升沿的上升時間最多為IOns的脈沖信號，并將所述脈沖信號通過通道輸入到所述五路模擬單元中，所述模擬單元通過信號分配單元將所述脈沖信號分為三路，其中，第一路脈沖信號經所述正向積分電路正向積分得到脈沖信號的電壓積分值；第二路脈沖信號經所述高速峰值保持電路得到所述脈沖信號的電壓峰值；第三路脈沖信號經所述展寬和電平抬升電路處理后得觸發信號，所述觸發信號經通道通過輸入到所述控制單元中，所述脈沖信號的電壓積分值經通道后輸入到所述第一 MUX (2)中，所述脈沖信號的電壓峰值經通道后輸入到所述第二 MUX (3)中。
3.根據權利要求1所述的脈沖信號參數測量采集系統，其特征在于，所述控制單元包括單片機(6)以及與所述單片機(6)相連接的數據存儲器(9)、程序存儲器(8)及管腳擴展模塊。
4.根據權利要求3所述的脈沖信號參數測量采集系統，其特征在于，所述通信單元(7)包括1553B總線(11)及串口通信芯片(10)，所述1553B總線(11)與所述控制單元相連接，所述串口通信芯片(10)與所述單片機(6)的RXD端及TXD端相連接。
5.根據權利要求1所述的脈沖信號參數測量采集系統，其特征在于，所述正向積分電路包括運算放大器、電阻R1、電阻R2、電阻R3、電阻R4及電容Cl，所述電阻Rl的一端接地，另一端與所述運算放大器的反相輸入端相連接，所述電阻R2的兩端分別與所述運算放大器的反相輸入端及輸出端相連接，所述電阻R4的兩端分別與所述運算放大電路的輸出端及同相輸入端相連接，所述電容Cl的一端與所述運算放大電路的同相輸入端相連接，另一端接地，所述電阻R3的一端接入所述脈沖信號，另一端與所述運算放大電路的同相輸入端相連接。
6.根據權利要求1所述的脈沖信號參數測量采集系統，其特征在于，所述峰值保持電路包括跨導運算放大器、緩沖器、開關二極管、保持電容及恒流源，所述跨導運算放大器的反相輸入端與所述緩沖器的輸出端相連接，所述跨導運算放大器的輸出端分別與所述恒流源及開關二極管的一端相連接，所述緩沖器的輸入端與所述開關二極管的另一端及所述保持電容的一端相連接，所述保持電容的另一端接地。
【文檔編號】H03K5/125GK203491993SQ201320567693
【公開日】2014年3月19日 申請日期:2013年9月12日 優先權日:2013年9月12日
【發明者】郭濤, 孫鑫, 姚清, 馬玉新 申請人:陜西特恩電子科技有限公司