異步時鐘選擇電路的制作方法
【專利摘要】本實用新型公開了一種選擇電路【技術領域】的異步時鐘選擇電路，包括觸發器F1、觸發器F2、與門A1、與門A2、與門A3、與門A4、與門A5、時鐘A、時鐘B，與門A5的輸出端連接觸發器F2的觸發端D2，觸發器F2的正輸出端Q2連接與門A4和與門A3的輸入端，時鐘A信號輸出端連接觸發器F1的時鐘信號端和與門A2的輸入端；與門A4的輸出端連接觸發器F1的觸發端D1，觸發器F1的正輸出端Q1連接與門A5和與門A2的輸入端，時鐘B的信號輸出端連接觸發器F2的時鐘信號端和與門A3的輸入端；與門A2和與門A2的輸出端均連接與門A2的輸入端。它能為其他電路提供穩定、可靠、沒有毛刺的時鐘信號。
【專利說明】異步時鐘選擇電路
【技術領域】
[0001]本實用新型涉及選擇電路【技術領域】，具體是指一種脈沖信號選擇電路。
【背景技術】
[0002]數字電路，特別是時序數字電路被廣泛應用于電子設備中，尤其是消費電子、網絡電視、計算機、通信、工業控制、雷達、航空航天等科學【技術領域】。時序數字電路，它需要穩定的時鐘信號來提供穩定、可靠的時序邏輯，時鐘信號時通過時鐘電路來產生的。
[0003]在數字電路系統中，芯片內部各功能模塊需要頻率和相位都不相同的異步時鐘信號，這些異步時鐘信號之間可以相互轉換。在功能模塊或者處理器處于空閑或者停止狀態時，將它們的時鐘信號從較高的工作時鐘信號轉換為較低頻率的待機時鐘信號，工作信號和待機信號是異步時鐘信號。異步時鐘電路具有無時鐘歪斜問題、低電源消耗、平均效能低、可組合和可復用性等特點，主要用于產生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖，近年來在研究和產業上得到極大的重視。
[0004]異步時鐘電路是通過組合邏輯電路來實現兩個不相關的時鐘頻率之間的異步切換，由于時鐘信號在信號通路中發生了不同的延遲，導致到達門的輸入信號時間不一致，或者產生毛刺，到使系統不可靠。
[0005]在行業應用中，安全時鐘復用器是處理毛刺的現有技術，它以有順序的方式從當前選中的輸入端切換到下一個被選中的輸入端，直到選中的輸入時鐘信號過渡到一個已知狀態，并且后繼被選中的時鐘信號過渡到與前一個被選中的時鐘信號相同的狀態時，安全復用器才開始切換。這種安全時鐘復用器存在以下不足當前選中的時鐘信號不能過渡到一個已知的時鐘狀態時，安全時鐘復用器經常會不能夠切換到另一個時鐘信號。
[0006]在行業應用中，還采用在不降低每級寄存器的采樣頻率的情況下采用更多的同步寄存器，盡量去使用后級的寄存器，這個辦法類似冗余需要付出多個時鐘周期為代價。
實用新型內容
[0007]為了克服現有技術在處理異步時鐘電路工作中產生毛刺時，經常出現切換不到另一個時鐘信號，或者這種切換要以付出多個時鐘周期為代價的技術缺陷，本實用新型提供一種異步時鐘選擇電路。
[0008]為解決上述的技術問題，本實用新型采用以下技術方案:
[0009]異步時鐘選擇電路，包括觸發器Fl、觸發器F2、與門Al、與門A2、與門A3、與門A4、與門A5、時鐘A、時鐘B，與門A5的輸出端連接觸發器F2的觸發端D2，觸發器F2的正輸出端Q2連接與門A4和與門A3的輸入端，時鐘A信號輸出端連接觸發器Fl的時鐘信號端和與門A2的輸入端；與門A4的輸出端連接觸發器Fl的觸發端D1，觸發器Fl的正輸出端Ql連接與門A5和與門A2的輸入端，時鐘B的信號輸出端連接觸發器F2的時鐘信號端和與門A3的輸入端；與門A2和與門A2的輸出端均連接與門A2的輸入端；信號選擇器的控制端連接與門A4和與門A5的輸入端。[0010]本實用新型投入使用時，第一步，檢查、調試電路:檢查觸發器F1、觸發器F2、與門Al、與門A2、與門A3、與門A4、與門A5、時鐘A、時鐘B、信號選擇器是否按照方案規定的方式連接，它們之間的硬件連接是否正常，如果出現異常，予以糾正；第二步，加電測試設備:啟動電源，確認異步時鐘選擇電路工作狀態是否正常，正常后才投入使用；第三步，執行異步時鐘選擇任務，時鐘B作為異步時鐘選擇電路的驅動時鐘，當信號選擇器輸出有效信號，輸出時鐘就為時鐘B的時鐘信號，當信號選擇器輸出信號發生變化時，在時鐘B進入下降沿，觸發器F2進行復位，輸出時鐘保持低電平，觸發器Fl啟動，當時鐘A的信號進入上升沿，通過與門A2、與門A3和與門Al輸出高電平，從而實現時鐘A的輸出。與門A4和與門A5作為信號反饋式的信號鎖存，保證了時鐘信號選擇的穩定性。
[0011]本實用新型的工作原理是，信號選擇器通過輸出信號選擇時鐘，當上個選擇時鐘輸出變低的時候，輸出時鐘保持低電平，下個選擇時鐘進入上升沿，才會輸出高電平，實現兩個時鐘之間的切換。
[0012]和現有技術在異步時鐘切換出現毛刺和時間不一致的問題時，采用安全時鐘復用器或者采用多個同步寄存器級聯的技術方案相比，本實用新型，由于時鐘切換是從上個選擇時鐘進入低電平開始，下個選擇時鐘進入高電平開始調整，從而實現脈沖信號的連續性，不會出現毛刺和時間不一致的問題，這種方式，從上個選擇時鐘切換到下個選擇時鐘，很容易，也很流暢，時鐘切換所需等待的時鐘周期短。
[0013]為了進一步優化，提高觸發器Fl和觸發器F2和信號鎖定能力，作為優選，觸發器Fl和觸發器F2均為D觸發器。
[0014]以上是對異步時鐘選擇電路的時鐘選擇能力的進一步改進。D型觸發器，允許在時鐘脈沖觸發沿來到前一瞬間加入輸入信號，從而減少輸入端受干擾時間，降低受干擾的可能性。
[0015]為了進一步優化，提高觸發器Fl和觸發器F的工作協同性，作為優選，觸發器Fl和觸發器F的2型號均為EP2S30F484C5。
[0016]以上是對異步時鐘選擇電路的工作協同能力的進一步改進。
[0017]本領域技術人員可根據實際需要求自由選擇觸發器Fl和觸發器F的型號。
[0018]為了進一步優化，提高與門Al、與門A2、與門A3、與門A4、與門A5的工作協同性，作為優選，與門Al、與門A2、與門A3、與門A4、與門A5的型號均為CD4085BM。
[0019]以上是對異步時鐘選擇電路的工作協同能力的進一步改進。
[0020]本領域技術人員可根據實際需要求自由選擇與門Al、與門A2、與門A3、與門A4、與門A5的型號。
[0021]與現有技術相比，本實用新型的有益效果是:
[0022]1.和現有技術采用安全時鐘復用器或者采用多個同步寄存器級聯的方式處理異步時鐘切換出現毛刺和時間不一致的問題，本實用新型通過信號選擇器來控制時鐘信號的選擇，通過多個與門電路和兩個觸發器來實現在上個時鐘的下降沿，開始選擇切換，在下個時鐘的上升沿，進行切換的技術方案，這種方式實現了脈沖信號的連續性，不會出現毛刺和時間不一致的問題，執行起來簡單、容易、流暢，時鐘切換所需等待的時鐘周期短。
[0023]2.本實用新型的觸發器和多個與門邏輯器件采用同型號的產品，有利于整個電路工作的協調性，同時選用允許在時鐘脈沖觸發沿來到前一瞬間加入輸入信號的D型觸發器，有利于脈沖信號的鎖定。
[0024]本實用新型解決了異步時鐘選擇時出現毛刺或者時間不一致時，采用現有技術安全時鐘復用器或者多個同步寄存器級聯的技術方案的技術問題，由于本實用新型電路結構簡單、電路邏輯清楚，具有很好的產業價值。
【專利附圖】
【附圖說明】
[0025]為了更清楚地說明本實用新型的實施例，下面將對描述本實用新型實施例中所需要用到的附圖作簡單的說明。顯而易見的，下面描述中的附圖僅僅是本實用新型中記載的一些實施例，對于本領域的技術人員而言，在不付出創造性勞動的情況下，還可以根據下面的附圖，得到其它附圖。
[0026]圖1為本實用新型的電路圖。
【具體實施方式】
[0027]為了使本領域的技術人員更好地理解本實用新型，下面將結合本實用新型實施例中的附圖對本實用新型實施例中的技術方案進行清楚、完整的描述。顯而易見的，下面所述的實施例僅僅是本實用新型實施例中的一部分，而不是全部。基于本實用新型記載的實施例，本領域技術人員在不付出創造性勞動的情況下得到的其它所有實施例，均在本實用新型保護的范圍內。
[0028]實施例一:
[0029]如圖1所示，本實用新型，包括觸發器F1、觸發器F2、與門Al、與門A2、與門A3、與門A4、與門A5、時鐘A、時鐘B、信號選擇器，與門A5的輸出端連接觸發器F2的觸發端D2，觸發器F2的正輸出端Q2連接與門A4和與門A3的輸入端，時鐘A信號輸出端連接觸發器Fl的時鐘信號端和與門A2的輸入端；與門A4的輸出端連接觸發器Fl的觸發端Dl，觸發器Fl的正輸出端Ql連接與門A5和與門A2的輸入端，時鐘B的信號輸出端連接觸發器F2的時鐘信號端和與門A3的輸入端；與門A2和與門A2的輸出端均連接與門A2的輸入端；信號選擇器的控制端連接與門A4和與門A5的輸入端。
[0030]本領域技術人員可根據實際施工環境和工件的要求自由選擇組件的參數。
[0031]實施例二:
[0032]為了提聞異步時鐘選擇電路的時鐘選擇能力，本實施例在實施例一的基礎上進一步地改進，本實施例的觸發器Fl和觸發器F2均為D觸發器。
[0033]實施例三:
[0034]為了提高異步時鐘選擇電路的工作協同能力，本實施例在實施例一?二的任意一個實施例的基礎上進一步地改進，本實施例的觸發器Fl和觸發器F的2型號均為EP2S30F484C5。
[0035]本領域技術人員可根據實際需要求自由選擇觸發器Fl和觸發器F的型號。
[0036]實施例四:
[0037]為了提高異步時鐘選擇電路的工作協同能力，本實施例在實施例一?三的任意一個實施例的基礎上進一步地改進，本實施例的與門Al、與門A2、與門A3、與門A4、與門A5的型號均為CD4085BM。[0038]本領域技術人員可根據實際需要求自由選擇與門Al、與門A2、與門A3、與門A4、與門A5的型號。
[0039]如上所述便可實現該實用新型。
【權利要求】
1.異步時鐘選擇電路，其特征在于:包括觸發器Fl、觸發器F2、與門Al、與門A2、與門A3、與門A4、與門A5、時鐘A、時鐘B、信號選擇器，所述與門A5的輸出端連接觸發器F2的觸發端D2，觸發器F2的正輸出端Q2連接與門A4和與門A3的輸入端，時鐘A信號輸出端連接觸發器Fl的時鐘信號端和與門A2的輸入端； 所述與門A4的輸出端連接觸發器Fl的觸發端Dl，觸發器Fl的正輸出端Ql連接與門A5和與門A2的輸入端，時鐘B的信號輸出端連接觸發器F2的時鐘信號端和與門A3的輸入端; 所述與門A2和與門A2的輸出端均連接與門A2的輸入端； 所述信號選擇器的控制端連接與門A4和與門A5的輸入端。
2.根據權利要求1所述的異步時鐘選擇電路，其特征在于:所述的觸發器Fl和觸發器F2均為D觸發器。
3.根據權利要求1所述的異步時鐘選擇電路，其特征在于:所述的觸發器Fl和觸發器F的2型號均為EP2S30F484C5。
4.根據權利要求1所述的異步時鐘選擇電路，其特征在于:所述的與門Al、與門A2、與門A3、與門A4、與門A5的型號均為CD4085BM。
【文檔編號】H03K5/01GK203482174SQ201320565159
【公開日】2014年3月12日 申請日期:2013年9月12日 優先權日:2013年9月12日
【發明者】胡鋼, 邱昆 申請人:成都成電光信科技有限責任公司