基于xcf32pvog48c的fpga配置模式選擇電路的制作方法
【專利摘要】本實用新型公開了一種基于XCF32PVOG48C的FPGA配置模式選擇電路，它包括FPGA和連接在FPGA上的存儲芯片，所述的存儲芯片為XCF32PVOG48C,所述的FPGA上連接有撥碼開關。其優點是：采用芯片XCF32PVOG48C作為配置存儲芯片，其可實現對FPGA的多種模式的選擇且經濟實惠。
【專利說明】基于XCF32PV0G48C的FPGA配置模式選擇電路
【技術領域】
[0001]本實用新型涉及一種FPGA配置模式選擇電路，更具體的說是涉及一種基于XCF32PV0G48C的FPGA配置模式選擇電路。
【背景技術】
[0002]FC網絡監控卡用于捕獲、過濾和儲存FC網絡數據，為實時顯示、數據回放和數據分析提供條件。FC網絡仿真卡用于模擬FC網絡終端設備的網絡接口，具有支持仿真終端系統設備管理、數據通信、網絡管理和時鐘同步的功能。FC網絡仿真卡通常基于FPGA設計，其大都朝經濟實惠方面考慮。
實用新型內容
[0003]本實用新型提供一種基于XCF32PV0G48C的FPGA配置模式選擇電路，其采用芯片XCF32PV0G48C作為配置存儲芯片，其可實現對FPGA的多種模式的選擇且經濟實惠。
[0004]為解決上述的技術問題，本實用新型采用以下技術方案:
[0005]基于XCF32PV0G48C的FPGA配置模式選擇電路，它包括FPGA和連接在FPGA上的存儲芯片，所述的存儲芯片為XCF32PV0G48C，所述的FPGA上連接有撥碼開關。
[0006]在本實用新型中，撥碼開關連接在FPGA上，通過撥動開關改變模式選擇FPGA的配置模式。采用非易失性配置存儲器為XCF32PV0G48C作為配置存儲芯片，其為單芯片插入式，是最簡單，最經濟的配置存儲器方案。選用XCF32PV0G48C，其價格便宜，節約成本，適宜大規模的生產。
[0007]更進一步的技術方案是:
[0008]所述的撥碼開關為SW-DIP4。
[0009]所述的FPGA 為 XC5VLX110T-2FFG1136I。
[0010]所述的撥碼開關與FPGA連接的端口上連接有限流電阻。在薄碼開關上連接限流電阻，避免在撥碼模式選擇的過程中，電壓的跳變對FPGA內部模塊造成破壞。
[0011]所述的限流電阻的阻值為4700歐姆。限流電阻的作用是為了避免電流的跳變對FPGA造成破壞，為了可起到電流保護限流的作用，電阻可盡量的大。
[0012]在本實用新型中，存儲芯片XCF32PV0G48C作為FPGA的配置儲存芯片，FPGA內設置有多種配置模式，包括AG模式、主串模式、從串模式、主并模式、從并模式以及SPI模式。通過撥碼開關即可實現的配置模式的選擇。限流電阻對FPGA引腳上的電流起限流的作用，對FPGA其保護作用，避免電流的跳變對其內部的模塊造成破壞。
[0013]與現有技術相比，本實用新型的有益效果是:
[0014]1、本實用新型選用存儲芯片XCF32PV0G48C作為配置存儲芯片，其價格低廉，以降低FC網絡監控卡的生產成本。
[0015]2、本實用新型的撥碼開關上設置有限流電阻，可避免撥碼時電流的跳變對FPGA的內部模塊造成破壞，使FPGA得到保護。【專利附圖】
【附圖說明】
[0016]下面結合附圖和【具體實施方式】對本實用新型作進一步詳細說明。
[0017]圖1為本實用新型的撥碼開關的電路原理圖。
【具體實施方式】
[0018]下面結合附圖對本實用新型作進一步的說明。本實用新型的實施方式包括但不限于下列實施例。
[0019][實施例]
[0020]如圖1所示的基于XCF32PV0G48C的FPGA配置模式選擇電路，它包括FPGA和連接在FPGA上的存儲芯片，所述的存儲芯片為XCF32PV0G48C，所述的FPGA上連接有撥碼開關。
[0021]所述的撥碼開關為SW-DIP4。
[0022]所述的FPGA 為 XC5VLX110T-2FFG1136I。
[0023]所述的撥碼開關與FPGA連接的端口上連接有限流電阻。
[0024]所述的限流限流電阻的阻值為4700歐姆。
[0025]在本實施例中，FPGA XC5VLX110T-2FFG1136I芯片的引腳M0_0、引腳M1_0、引腳M2_0和引腳HSWAPEN_0分別連接在撥碼開關SW-DIP4的第6引腳、第7引腳、第8引腳和第5引腳，通過撥碼開關改變模式可實現對FPGA的配置模式的選擇。
[0026]如上所述即為本實用新型的實施例。本實用新型不局限于上述實施方式，任何人應該得知在本實用新型的啟示下做出的結構變化，凡是與本實用新型具有相同或相近的技術方案，均落入本實用新型的保護范圍之內。
【權利要求】
1.基于XCF32PV0G48C的FPGA配置模式選擇電路，其特征在于:它包括FPGA和連接在FPGA上的存儲芯片，所述的存儲芯片為XCF32PV0G48C，所述的FPGA上連接有撥碼開關。
2.根據權利要求1所述的基于XCF32PV0G48C的FPGA配置模式選擇電路，其特征在于:所述的撥碼開關為SW-DIP4。
3.根據權利要求2所述的基于XCF32PV0G48C的FPGA配置模式選擇電路，其特征在于:所述的 FPGA 為 XC5VLX110T-2FFG1136I。
4.根據權利要求3所述的基于XCF32PV0G48C的FPGA配置模式選擇電路，其特征在于:所述的撥碼開關與FPGA連接的端口上連接有限流電阻。
【文檔編號】H03K19/00GK203434960SQ201320531692
【公開日】2014年2月12日 申請日期:2013年8月29日 優先權日:2013年8月29日
【發明者】胡鋼, 邱昆 申請人:成都成電光信科技有限責任公司