數字域的時鐘恢復生成裝置制造方法
【專利摘要】本實用新型揭示一種數字域的時鐘恢復生成裝置，包括輸入參考時鐘采樣單元、計數器單元、狀態機單元及輸出恢復時鐘單元，其中輸入參考時鐘采樣單元用高頻校準時鐘對輸入參考時鐘采樣，并得到當前輸入參考時鐘的邏輯電平并輸出至計數器單元，該計數單元在當前輸入參考時鐘的邏輯電平不變的情況下，利用高頻校準時鐘對當前輸入參考時鐘進行計數，而狀態機單元對高頻校準時鐘進行計數，同時與根據輸入參考時鐘、高頻校準時鐘及預先設定的倍頻系數確定的閥值進行比較，并輸出控制命令至輸出恢復時鐘單元以輸出恢復時鐘。
【專利說明】數字域的時鐘恢復生成裝置
【技術領域】
[0001]本實用新型涉及一種數字域的恢復時鐘生成裝置。
【背景技術】
[0002]穩定的時鐘是同步數字電路正常工作的前提條件，按照需要產生頻率、相位符合要求的時鐘，是時鐘設計的目的之一。一般地，可以使用分頻器從高頻時鐘得到低頻時鐘，為了從低頻時鐘得到高頻時鐘，通常是使用PLL等模擬電路。傳統使用模擬電路處理時鐘的方法具有功耗高、面積大等缺點，不但研發周期長，成本高，風險大，而且依賴于具體工藝庫，難以移植。
實用新型內容
[0003]本實用新型提供一種數字域的時鐘恢復生成裝置，用以解決現有技術采用模擬電路處理時鐘的方法而產生的功耗高、面積大、研發周期長、成本高、風險大、而且依賴于具體工藝庫、難以移植的問題。
[0004]為解決上述技術問題，實施本實用新型的數字域的時鐘恢復生成裝置包括輸入參考時鐘采樣單元、計數器單元、狀態機單元及輸出恢復時鐘單元，其中輸入參考時鐘采樣單元用高頻校準時鐘對輸入參考時鐘采樣，并得到當前輸入參考時鐘的邏輯電平并輸出至計數器單元，該計數單元在當前輸入參考時鐘的邏輯電平不變的情況下，利用高頻校準時鐘對當前輸入參考時鐘進行計數，而狀態機單元對高頻校準時鐘進行計數，同時與根據輸入參考時鐘、高頻校準時鐘及預先設定的倍頻系數確定的閥值進行比較，并輸出控制命令至輸出恢復時鐘單元以輸出恢復時鐘。
[0005]依據上述主要特征，輸入參考時鐘采樣單元接收輸入參考時鐘與高頻校準時鐘，其利用高頻校準時鐘對輸入參考時鐘進行采樣，得到每個輸入參考時鐘周期對應高頻時鐘周期的個數，并傳送給狀態機單元與計數器單元。
[0006]依據上述主要特征，該輸入參考時鐘采樣單元使用去毛刺電路或者其他電路消除亞穩態，得到當前輸入參考時鐘的邏輯電平，并將輸入參考時鐘當前的邏輯電平輸出至計數器單元與狀態機單元。
[0007]依據上述主要特征,計數器單元包括計數單元和判斷單元,其中計數單元在當前輸入參考時鐘的邏輯電平不變的情況下，持續計數，從I到輸入參考時鐘采樣單元確定的輸入參考時鐘周期對應高頻時鐘周期的個數進行計數，而判斷單元根據計數單元的值輸出計數器標志以控制狀態機單元，在具體實施時，該計數器標志有大于、小于二種狀態標志。
[0008]依據上述主要特征，狀態機單元包括時序電路和組合電路，時序電路保存輸入參考時鐘單元輸出的當前輸入參考時鐘的邏輯電平，而組合電路根據當前狀態機單元的輸出的控制命令、計數器標志、當前輸入參考時鐘的邏輯電平進行邏輯運算，確定下一個時鐘周期時輸出恢復時鐘的狀態。
[0009]本實用新型的數字域的時鐘恢復生成裝置，僅使用通用邏輯硬件即可實現按照配置得到比輸入參考時鐘快，也可以比輸入參考時鐘慢的輸出恢復時鐘，簡化了硬件結構。同時，比傳統模擬電路PLL鎖相環實現更省功耗，面積也更小，特別是全部使用數字邏輯標準庫實現，容易移植、易于設計驗證、研發周期短、具有很高的使用價值效果。
【專利附圖】
【附圖說明】
[0010]圖1為實施本實用新型的時鐘恢復生成裝置的電路原理示意圖。
【具體實施方式】
[0011]以下將結合附圖對實施本實用新型的數字域的時鐘恢復生成裝置作進一步的詳細描述。
[0012]參見圖1，實施本實用新型的數字域的時鐘恢復生成裝置包括輸入參考時鐘采樣單元、計數器單元、狀態機單元及輸出恢復時鐘單元。
[0013]輸入參考時鐘采樣單元接收輸入參考時鐘與高頻校準時鐘，其利用高頻校準時鐘對輸入參考時鐘進行采樣，得到每個輸入參考時鐘周期對應多少個高頻時鐘周期，記為m，并傳送給狀態機單元與計數器單元。其中該輸入參考時鐘采樣單元具體可以使用去毛刺電路或者其他電路消除亞穩態，得到當前輸入參考時鐘的邏輯電平，并將輸入參考時鐘當前的邏輯電平輸出至計數器單元與狀態機單元。
[0014]計數器單元接收輸入參考時鐘采樣單元輸出的輸入參考時鐘當前的邏輯電平及高頻校準時鐘，其中計數器單元包括計數單元和判斷單元，其中計數單元在當前輸入參考時鐘的邏輯電平不變的情況下，持續計數，從I到m進行計數，其中m是來源于輸入參考時鐘采樣單元采樣單元，而判斷單元根據計數單元的值輸出計數器標志以控制狀態機單元，在具體實施時，該計數器標志有大于、小于二種狀態標志。計數器單元主要是通過檢測輸入參考時鐘的頻率是否變化，從而設定狀態機的工作上限，使得輸出恢復時鐘隨著輸入參考時鐘跟隨變化，具體可參考如下的例子。
[0015]狀態機單元包括時序電路和組合電路，時序電路保存輸入參考時鐘單元輸出的當前輸入參考時鐘的邏輯電平，而組合電路根據當前狀態機單元的輸出的控制命令(如后所述，即輸出的是“維持”還是“翻轉”控制命令)、計數器標志、當前輸入參考時鐘的邏輯電平進行邏輯運算，確定下一個時鐘周期時輸出恢復時鐘的狀態。其具體是如果計數器大于或者等于上次采樣輸入參考時鐘的對應閾值，則輸出信號以控制輸出恢復時鐘翻轉；如果計數器的當前值小于上次采樣輸入參考時鐘的對應閾值，則狀態機單元對高頻校準時鐘進行計數，同時根據輸入參考時鐘、高頻校準時鐘及預先設定的倍頻系數確定一閥值，從而判斷輸出“維持”還是“翻轉”控制命令。
[0016]輸出恢復時鐘單元是依賴于當前狀態機的控制信號而輸出恢復時鐘。此輸出恢復時鐘對應時鐘周期可以比輸入參考時鐘快，也可以比輸入參考時鐘慢。
[0017]以下舉例對上述各單元的工作過程進行說明:在具體實施中，例如高頻校準時鐘為200MHz，輸入參考時鐘為5MHz，需要4倍頻(即倍頻系數為4)才能得到20MHz的輸出恢復時鐘:對應的時鐘周期分別為5/200/50ns，如此每個輸入參考時鐘對應40個高頻校準時鐘周期，而每個輸出恢復時鐘對應10個高頻校準時鐘周期；所以對應輸出恢復時鐘的半周期為5個高頻校準時鐘周期；計數器單元從I開始到40循環計數，而狀態機單元中根據上述的高頻校準時鐘、輸入參考時鐘、倍頻系數N確定是否進行翻轉的閥值為5 (即對應5個高頻校準時鐘周期)，狀態機單元計數高頻校準時鐘，在第5個周期后輸出“翻轉”命令，輸出恢復時鐘單元控制輸出恢復時鐘翻轉，再經歷5個高頻校準時鐘周期，即從第5個到第10個，到第10個高頻校準時鐘周期，狀態機單元再次輸出“翻轉”命令，控制輸出恢復時鐘再次翻轉，從而得到完整的一個輸出恢復時鐘周期。從10到15類似從I到5的過程，依次類推，計數器單元計數到40后會復原到1，如此共得到4個輸出恢復時鐘周期。
[0018]如果再假設高頻校準時鐘為200MHz，輸入參考時鐘變更為1MHz，需要4倍頻才能得到4MHz的輸出恢復時鐘；對應的時鐘周期分別為5/1000/250ns，每個輸入參考時鐘對應200個高頻校準時鐘周期，每個輸出恢復時鐘對應50個高頻校準時鐘周期；對應輸出恢復時鐘的半周期為25個高頻校準時鐘周期。
[0019]在實際應用中，只要高頻校準時鐘足夠快，即使輸入時鐘頻率動態變化，輸出時鐘也會跟隨變化，保證比例關系，類似于模擬電路PLL(freq_in_ref x N=freq_out_gen)。這個參數N是對狀態機單元的配置輸入參數，即倍頻系數。
[0020]在具體實施時，以上的各功能單元均包括組合電路和時序電路，其中組合電路由與非門、或非門和非門或者其他邏輯門器件構成，時序電路由移位器和寄存器構成，此現有技術中多有描述，此處不再詳細說明。
[0021]由于輸入參考時鐘有可能和高頻校準時鐘是完全異步的，所以必須先要利用采樣單元，經過同步以后得到每個“當前輸入參考時鐘對應40個高頻校準時鐘周期”，結合狀態機單元的輸入“4倍頻”配置參數，可知“每個輸出恢復時鐘對應10個高頻校準時鐘周期”，而5個高頻校準時鐘周期對應輸出恢復時鐘的半周期，如此狀態機單元通過計數高頻校準時鐘周期從而決定是否令輸出恢復時鐘進行翻轉。同時采樣單元輸出穩定的邏輯供給計數器單元使用，計數器單元得到計數狀態，控制狀態機單元。狀態機單元控制輸出恢復時鐘。
[0022]本實用新型的數字域的時鐘恢復生成裝置，僅使用通用邏輯硬件即可實現按照配置得到比輸入參考時鐘快，也可以比輸入參考時鐘慢的輸出恢復時鐘，簡化了硬件結構。同時，比傳統模擬電路PLL鎖相環實現更省功耗，面積也更小，特別是全部使用數字邏輯標準庫實現，容易移植、易于設計驗證、研發周期短、具有很高的使用價值效果。
【權利要求】
1.一種數字域的時鐘恢復生成裝置，包括輸入參考時鐘采樣單元、計數器單元、狀態機單元及輸出恢復時鐘單元，其中輸入參考時鐘采樣單元用高頻校準時鐘對輸入參考時鐘采樣，并得到當前輸入參考時鐘的邏輯電平并輸出至計數器單元，該計數單元在當前輸入參考時鐘的邏輯電平不變的情況下，利用高頻校準時鐘對當前輸入參考時鐘進行計數，而狀態機單元對高頻校準時鐘進行計數，同時與根據輸入參考時鐘、高頻校準時鐘及預先設定的倍頻系數確定的閥值進行比較，并輸出控制命令至輸出恢復時鐘單元以輸出恢復時鐘。
2.如權利要求1所述的數字域的時鐘恢復生成裝置，其特征在于:該輸入參考時鐘采樣單元使用去毛刺電路消除亞穩態，得到當前輸入參考時鐘的邏輯電平，并將輸入參考時鐘當前的邏輯電平輸出至計數器單元與狀態機單元。
3.如權利要求1所述的數字域的時鐘恢復生成裝置，其特征在于:計數器單元包括計數單元和判斷單元，其中計數單元在當前輸入參考時鐘的邏輯電平不變的情況下，持續計數，從I到輸入參考時鐘采樣單元確定的輸入參考時鐘周期對應高頻時鐘周期的個數進行計數，而判斷單元根據計數單元的值輸出計數器標志以控制狀態機單元，在具體實施時，該計數器標志有大于、小于二種狀態標志。
4.如權利要求1所述的數字域的時鐘恢復生成裝置，其特征在于:狀態機單元包括時序電路和組合電路，時序電路保存輸入參考時鐘單元輸出的當前輸入參考時鐘的邏輯電平，而組合電路根據當前狀態機單元的輸出的控制命令、計數器標志、當前輸入參考時鐘的邏輯電平進行邏輯運算，確定下一個時鐘周期時輸出恢復時鐘的狀態。
【文檔編號】H03K19/00GK203399082SQ201320213805
【公開日】2014年1月15日 申請日期:2013年4月24日 優先權日:2013年4月24日
【發明者】李林, 仲亞東 申請人:上海華力創通半導體有限公司