專利名稱：一種上電復位電路的制作方法
技術領域：
本實用新型涉及一種上電復位電路，特別涉及起拉電壓和復位時間可控的上電復位電路。
背景技術：
目前，傳統的上電復位電路通常由延時電路和脈沖產生電路組成。現在參考圖1，該圖示出了傳統的上電復位電路結構。一般采取RC電路控制上電復位電路的延時。但是因為此電路中沒有器件限制電容2的充電時間，如果電源的上電時間遠遠大于RC充電時間時，上電復位信號的起拉電壓不能保證足夠高,復位時間不確定,從而不能正確初始化內部電路。參考圖2，該圖示出了改進過的上電復位電路結構。這種“充電箝位”上電復位電路，采用N個MOS管組成的“充電箝位”電路來提高起拉電平高度，但是由于級聯結構的NMOS晶體管4，5，6需要電源電壓高于N倍閾值電壓，所以這種電路結構不適合低電源電壓芯片。參考圖3，該圖示出了另一種簡單的上電復位電路結構，包括脈沖產生模塊24和施密特電路25，通過施密特電路25給脈沖信號整形，輸出復位信號。但是由于施密特的翻轉電壓與P管、N管的閾值電壓密切相關，且脈沖寬度和高度對復位電路的要求較高，在各種工藝角和溫度的情況下，施密特電路很有可能不進行翻轉，導致復位不理想甚至失敗。
實用新型內容為了解決上述技術問題，本實用新型提供一種起拉電壓和復位時間可控的上電復位電路。本實用新型解決上述問題的技術方案是:一種上電復位電路，包括脈沖產生模塊、延時整形模塊和正反饋模塊，其特征在于:所述脈沖產生模塊包括:第一 NMOS管、第二 NMOS管，所述第一 NMOS管的柵極與第二 NMOS管的柵極連接，源極接低電源，漏極與第一反相器的輸入端連接，所述第二 NMOS管的源極接低電源；第一 PMOS管，所述第一 PMOS管的柵極與第一反相器的輸出端連接，其源極接地，漏極與所述第二 NMOS管的漏極連接；所述正反饋模塊包括:第二 PMOS管、第三PMOS管，所述第二 PMOS管的柵極與第三PMOS管的柵極連接，其源極接地，漏極與第一 NMOS管的漏極相連，所述第三PMOS管的源極接地，漏極與第二反相器的輸入端連接；第三反相器，其輸入端接低電源，輸出端與第二PMOS管的柵極相連；與非門，其有兩個輸入端，一個輸入端連接所述第二反相器的輸出端，另一個輸入端連接所述第三反相器的輸出端，其輸出端與第四反相器的輸入端連接；第三NMOS管、第四NMOS管，第三NMOS管的柵極與第四NMOS管的柵極相連，其源極接低電源，漏極與第一反相器的輸入端連接，第四NMOS管的柵極連接第四反相器的輸出端，其源極接低電源，漏極連接第二反相器的輸入端；所述延時整形模塊包括:第二反相器、第五反相器、第六反相器，所述第二反相器、第五反相器、第六反相器依次串接，第二反相器的輸入端與第一 PMOS管的漏極相連；第一電容，其一端連接第二反相器的輸入端，另一端與第四PMOS管的漏極連接，所述第四PMOS管的源極接地，柵極與第五PMOS管的柵極連接，所述第五PMOS管的源極接地，漏極與第四PMOS管的漏極連接；第二電容，其一端接低電源，另一端連接所述第一 PMOS管的柵極；第三電容，其一端接地，另一端連接所述第一 NMOS管的漏極；第四電容，其一端接低電源，另一端與所述第一 NMOS管的柵極連接；第五電容，其一端接低電源，另一端與所述第二 PMOS管的柵極連接；第六電容，其一端接低電源，另一端與所述第三NMOS管的柵極連接；第七電容，其一端接低電源，另一端與第二反相器的輸出端連接。上述上電復位電路還包括第六PMOS管、第七PMOS管和第五NMOS管，所述第六PMOS管的源極接地，其柵極和漏極與第七PMOS管的源極連接，所述第七PMOS管柵極與第五NMOS管的柵極相連，第七PMOS管的漏極與第五NMOS管的漏極相連，第五NMOS管的源極接低電源。本實用新型的有益效果在于:本實用新型設有第一反相器，第一 NMOS管的漏極電壓達到第一反相器的翻轉電平，則第一反相器進行翻轉，第一 PMOS管的柵極電壓從低電平變成高電平，從而第一 PMOS管變成截止狀態，第一 PMOS管的漏極電壓從高轉為低，并通過第二反相器、第五反相器、第六反相器輸出復位信號，通過調節第一反相器的翻轉電壓就可以設置復位電路的起拉電壓，電路中電容的大小可以設置復位電路的復位時間。
圖1為傳統的上電復位電路結構示意圖。圖2為改進過的上電復位電路結構示意圖。圖3為簡單的脈沖加施密特電路的上電復位電路結構示意圖。圖4為新型的上電復位電路結構示意圖。
具體實施方式
以下結合附圖和實施例對本實用新型作進一步的說明。圖1為傳統的上電復位電路。電源電壓開始上升通過PMOS管I給電容2充電，此時反相器3輸出的復位信號為低電平，當電容上的電壓達到第二級反相器的閾值電壓的時候，反相器輸出高電平，復位結束。圖2為改進的上電復位電路。隨著NMOS管6，NMOS管5，NMOS管4依次導通后，NMOS管7導通，通過電容8對B點充電。當B點的電壓達到反相器9的翻轉電壓后，反相器輸出高電平，復位結束。圖3為改進的另一種上電復位電路結構。包括脈沖發生器24、施密特觸發器25以及反相器22、反相器23。脈沖發生器24為經典的脈沖發生電路，其左端的PMOS管10、PM0S管11柵極接地充當電阻，下面的NMOS管12源漏極接地充當電容，右端的PMOS管15源漏極接VDD充當電容，下面的兩個NMOS管13、NM0S管14的柵極接C點，充當電阻。當VDD開始上電的時候，通過等效電阻電容給C點充電，同時VDD通過等效電容給D點充電，在VDD較小時D點的電壓逐漸升高。當VDD較大使得C點充電電壓達到右邊NMOS管的閾值的時候，NMOS管導通，D點通過電阻放電。D點的電壓在整個工作工程中先上升后下降，形成一個脈沖。MOS管16，MOS管17，MOS管18，MOS管19，MOS管20，MOS管21組成施密特觸發器電路。D點的脈沖信號通過施密特電路25形成具有復位時間的復位脈沖信號，施密特電路的翻轉電壓控制復位時間。施密特的輸出信號通過反相器22、反相器23整形輸出。VDD上電初期階段，施密特觸發器保持初始態，輸出端提供復位信號至內部電路，直到D點脈沖電壓到達翻轉電壓后，施密特發生翻轉，上電復位結束。圖4為本實用新型中上電復位電路結構示意圖。此上電復位電路結構包括脈沖產生模塊、延時整形模塊、正反饋模塊。所述脈沖產生模塊包括:第一 NMOS管37、第二 NMOS管39，所述第一 NMOS管37的柵極與第二 NMOS管39的柵極連接，源極接低電源，漏極與第一反相器34的輸入端連接，所述第二 NMOS管39的源極接低電源；第一 PMOS管32，所述第一 PMOS管32的柵極與第一反相器34的輸出端連接，其源極接地，漏極與所述第二 NMOS管39的漏極連接；所述正反饋模塊包括:第二 PMOS管36、第三PMOS管41，所述第二 PMOS管36的柵極與第三PMOS管41的柵極連接，其源極接地，漏極與第一 NMOS管37的漏極相連，所述第三PMOS管41的源極接地，漏極與第二反相器49的輸入端連接；第三反相器48，其輸入端接低電源，輸出端與第二 PMOS管36的柵極相連；與非門46,其有兩個輸入端，一個輸入端連接所述第二反相器49的輸出端，另一個輸入端連接所述第三反相器48的輸出端，其輸出端與第四反相器45的輸入端連接；第三NMOS管42、第四NMOS管44，第三NMOS管42的柵極與第四NMOS管44的柵極相連，其源極接低電源，漏極與第一反相器34的輸入端連接，第四NMOS管44的柵極連接第四反相器45的輸出端，其源極接低電源，漏極連接第二反相器49的輸入端；所述延時整形模塊包括:第二反相器49、第五反相器50、第六反相器51，所述第二反相器49、第五反相器50、第六反相器51依次串接，第二反相器49的輸入端與第一 PMOS管32的漏極相連；第一電容30,其一端連接第二反相器49的輸入端,另一端與第四PMOS管29的漏極連接，所述第四PMOS管29的源極接地，柵極與第五PMOS管31的柵極連接，所述第五PMOS管31的源極接地，漏極與第四PMOS管29的漏極連接；第二電容33，其一端接低電源，另一端連接所述第一 PMOS管32的柵極；第三電容35，其一端接地，另一端連接所述第一 NMOS管37的漏極；第四電容38，其一端接低電源，另一端與所述第一 NMOS管37的柵極連接；第五電容40，其一端接低電源，另一端與所述第二 PMOS管36的柵極連接；第六電容43，其一端接低電源，另一端與所述第三NMOS管42的柵極連接；第七電容47，其一端接低電源，另一端與第二反相器49的輸出端連接。圖4中還包括第六PMOS管26、第七PMOS管27和第五NMOS管28，所述第六PMOS管26的源極接地，其柵極和漏極與第七PMOS管27的源極連接，所述第七PMOS管27柵極與第五NMOS管28的柵極相連，第七PMOS管27的漏極與第五NMOS管28的漏極相連，第五NMOS管28的源極接低電源。復位電路的高低電源電壓分別為地和低電源。低電源電壓上電后，第一 NMOS管37，第二 NMOS管39工作在亞閾值區，處于導通狀態，第一 NMOS管37的漏極電壓E尾隨低電源從OV開始下降，第三電容35的大小影響E點電壓的下降時間。E點電壓下降達到第一反相器34的翻轉電平時，第一 PMOS管32的柵極電壓F從低電平變成高電平，第二電容33的大小影響G點電壓的變化速度。F電壓的變化促使第一 PMOS管32在第一反相器34翻轉后，從導通狀態變為截止狀態，第一 PMOS管32的漏極電壓G從高轉為低，產生脈沖信號。第一電容30影響了 G點的變化趨勢。G點電壓通過第二反相器49、第五反相器50、第六反相器51整形輸出復位信號。第二反相器49、第五反相器50、第六反相器51和電路中的電容共同構成整形延時模塊。低電源通過第三反相器48反相后的高電平電壓和第五電容40同時控制第二 PMOS管36，第三PMOS管41的柵極。設置合適電容值，在低電源上電過程中，第二 PMOS管36、第三PMOS管41先導通，最終截止。第三PMOS管41的漏極電壓影響G點的變化趨勢。復位成功時，G點輸出的低電平通過第二反相器49輸出高電平，同時和低電源通過第二反相器49輸出的高電平經與非門46輸出低電平，最后通過第四反相器45輸出高電平控制第三NMOS管42、第四NMOS管44的導通，使G點輸出低電平的趨勢加強。這部分電路結構形成正反饋電路，加強整個復位動作的穩定性。電路如果需要獲得較長的復位時間，可以調節第一反相器34的翻轉電平和對復位時間影響較大的電容。由于E點電壓隨低電源的變化而變化，E點電壓達到第一反相器34翻轉電平以后，第一反相器34進行翻轉，復位信號慢慢結束，所以可以設置較低的翻轉電平，在低電源電壓達到一個合適的范圍之后結束復位，同時電容也在一定程度內影響整個復位電路的起拉電平的范圍。以上上電復位電路結構僅僅是示例性的，本領域的技術人員現在可以意識到，根據前面的描述，可以將此實用新型用于任意需要上電復位的芯片中，實際上，可將此實用新型用于任意需要復位的數字電路或者模擬電路中。
權利要求1.一種上電復位電路，包括脈沖產生模塊、延時整形模塊和正反饋模塊，其特征在于:所述脈沖產生模塊包括:第一 NMOS管(37)、第二 NMOS管(39)，所述第一 NMOS管(37)的柵極與第二 NMOS管(39)的柵極連接，源極接低電源，漏極與第一反相器(34)的輸入端連接，所述第二 NMOS管(39)的源極接低電源；第一 PMOS管(32)，所述第一 PMOS管(32)的柵極與第一反相器(34)的輸出端連接，其源極接地，漏極與所述第二 NMOS管(39)的漏極連接； 所述正反饋模塊包括:第二 PMOS管(36)、第三PMOS管(41)，所述第二 PMOS管(36)的柵極與第三PMOS管(41)的柵極連接，其源極接地，漏極與第一 NMOS管(37)的漏極相連，所述第三PMOS管(41)的源極接地，漏極與第二反相器(49)的輸入端連接；第三反相器(48)，其輸入端接低電源，輸出端與第二 PMOS管(36)的柵極相連；與非門(46)，其有兩個輸入端，一個輸入端連接所述第二反相器(49)的輸出端，另一個輸入端連接所述第三反相器(48)的輸出端，其輸出端與第四反相器(45)的輸入端連接；第三NMOS管(42)、第四NMOS管(44)，第三NMOS管(42)的柵極與第四NMOS管(44)的柵極相連，其源極接低電源，漏極與第一反相器(34)的輸入端連接，第四NMOS管(44)的柵極連接第四反相器(45)的輸出端，其源極接低電源，漏極連接第二反相器(49)的輸入端； 所述延時整形模塊包括:第二反相器(49)、第五反相器(50)、第六反相器(51)，所述第二反相器(49)、第五反相器(50)、第六反相器(51)依次串接，第二反相器(49)的輸入端與第一 PMOS管(32)的漏極相連；第一電容(30),其一端連接第二反相器(49)的輸入端,另一端與第四PMOS管(29)的漏極連接，所述第四PMOS管(29)的源極接地，柵極與第五PMOS管(31)的柵極連接，所述第五PMOS管(31)的源極接地，漏極與第四PMOS管(29)的漏極連接；第二電容(33)，其一端接低電源，另一端連接所述第一 PMOS管(32)的柵極；第三電容(35)，其一端接地，另一端連接所述第一 NMOS管(37)的漏極；第四電容(38)，其一端接低電源，另一端與所述第一 NMOS管(37)的柵極連接；第五電容(40)，其一端接低電源，另一端與所述第二 PMOS管(36)的柵極連接；第六電容(43)，其一端接低電源，另一端與所述第三NMOS管(42)的柵極連接；第七電容(47)，其一端接低電源，另一端與第二反相器(49)的輸出端連接。
2.如權利要求1所述的上電復位電路，其特征在于:還包括第六PMOS管(26)、第七PMOS管(27)和第五NMOS管(28)，所述第六PMOS管(26)的源極接地，其柵極和漏極與第七PMOS管(27 )的源極連接，所述第七PMOS管(27 )柵極與第五NMOS管(28 )的柵極相連，第七PMOS管(27)的漏極與第五NMOS管(28)的漏極相連，第五NMOS管(28)的源極接低電源。
專利摘要本實用新型公開了一種上電復位電路，包括脈沖產生模塊、延時整形模塊和正反饋模塊，所述脈沖產生模塊通過低電源上電和反相器翻轉產生脈沖信號，所述整形延時模塊通過級聯反相器整形和電容延時，所述正反饋模塊通過復位信號自身反饋加強復位動作的穩定性。本實用新型設有第一反相器，第一NMOS管的漏極電壓達到第一反相器的翻轉電平，則第一反相器進行翻轉，第一PMOS管的柵極電壓從低電平變成高電平，從而第一PMOS管變成截止狀態，第一PMOS管的漏極電壓從高轉為低，并通過第二反相器、第五反相器、第六反相器輸出復位信號，通過調節第一反相器的翻轉電壓就可以設置復位電路的起拉電壓，電路中電容的大小可以設置復位電路的復位時間。
文檔編號H03K17/22GK203166853SQ201320183889
公開日2013年8月28日 申請日期2013年4月13日 優先權日2013年4月13日
發明者金湘亮, 彭偉娣 申請人:湘潭大學