專利名稱：低功耗晶振電路的制作方法
技術領域：
本實用新型涉及集成電路設計領域中的晶體振蕩電路，特別是一種低功耗晶振電路。
背景技術：
在現代電子系統中，Pierce CMOS晶振電路，作為時鐘發生器，得到越來越廣泛的運用，但是該晶振電路的功耗較大。參考圖1，該圖示出了傳統的Pierce CMOS晶振電路結構，反相器并聯大電阻組成放大器，晶體和微調電容組成反饋網絡。反相器在電源電壓為PMOS管和NMOS管的總閾值之和、且PMOS管和NMOS管同時偏置在飽和區時的工作狀態最佳，只消耗較低的電流。一旦電壓超過這個值，電路工作狀態將變差，整體電路將消耗更多的電流；一旦電源電壓低于這個值，晶振電路將停止振蕩。
發明內容本實用新型所要解決的技術問題是克服上述現有技術中存在的問題，提供一種低功耗晶振電路。為實現上述目的，本實用新型采用的技術方案是:一種低功耗晶振電路，包括晶振電路模塊，在晶振電路模塊中組成反相器的PMOS管Mpl和NMOS管Mnl的柵端串聯電容Cl，晶振電路模塊通過一大電阻R2連接一電流鏡模塊，電流鏡模塊提供一個比高電源低一個PMOS管閾值的電壓給PMOS管Mpl的柵端。上述的低功耗晶振電路中電流鏡模塊包括兩個PMOS管Mp2、Mp3和兩個NMOS管Mn2、Mn3以及電阻R3，PMOS管Mp3的漏端和柵端相接，自偏置產生的電流通過漏端與NMOS管Mn3的漏端相接，NMOS管Mn2與NMOS管Mn3的柵端相接鏡像NMOS管Mn3的漏電流，NMOS管Mn3的漏端連接電阻R3確定唯一的電流值。進一步的，在PMOS管Mpl和NMOS管Mnl的源端分別接入電阻R4和R5，減小PMOS管Mpl和NMOS管Mnl的漏電流。進一步的，在大電阻R2和電流鏡模塊之間接入緩沖模塊，所述緩沖模塊由PMOS管Mp4和NMOS管Mn4組成，NMOS管Mn4的柵端連接電流鏡模塊，由電流鏡提供的偏置電壓開啟，PMOS管Mp4的漏端、柵端和Mn4的漏端相接，產生偏置電壓提供給晶振電路模塊。此電流鏡的電流和電壓不隨VDD的變化而變化，因此加入緩沖模塊使晶振柵端電壓的變化不影響電流鏡產生的偏置電壓。在PMOS管Mp4和NMOS管Mn4的漏端接入濾波電容C2，防止晶振起振后PMOS管Mpl柵端電壓的快速變化對PMOS管Mp4的影響，對PMOS管Mp4的漏電流進行整形。在本實用新型低功耗晶振電路結構中，在組成反相器的兩個晶體管的柵端加上串聯電容，通過電流鏡模塊產生偏置電壓，使PMOS管被一個PMOS管的閾值偏置，NMOS管被一個NMOS管的閾值偏置，因此反相器的啟動電壓低于PMOS管和NMOS管閾值之和、整體電路消耗的電流較小。
圖1是傳統的Pierce CMOS晶振電路結構示意圖；圖2為加串聯電阻的低功耗晶振電路結構示意圖；圖3為改進的加串聯電阻的低功耗晶振電路結構示意圖。
具體實施方式
以下結合附圖對本實用新型進一步詳細說明。實施例一如圖2所示，本實用新型的低功耗晶振電路，包括晶振電路模塊1、電流鏡模塊2，在晶振電路模塊I中組成反相器的PMOS管Mpl和NMOS管Mnl的柵端串聯電容Cl，電流鏡模塊2通過大電阻R2提供一個比高電源低一個PMOS管閾值的電壓給PMOS管Mpl的柵端。電流鏡模塊包括兩個PMOS管Mp2、Mp3和兩個NMOS管Mn2、Mn3以及電阻R3，PM0S管Mp3的漏端和柵端相接，自偏置產生的電流通過漏端與NMOS管Mn3的漏端相接，NMOS管Mn2與NMOS管Mn3的柵端相接鏡像NMOS管Mn3的漏電流，NMOS管Mn3的漏端連接電阻R3確定唯一的電流值。所以PMOS管Mpl被一個比電源電壓低一個PMOS管閾值的電壓偏置，電阻Rl用一個比低電源高一個NMOS管閾值的電壓偏置NMOS管Mnl。晶體管Mpl、Mnl都被偏置之后，晶振電路在正常工作時的電源電壓小于閾值電壓之和。一旦晶振電路的電源電壓高于閾值之和，開啟電流也會被偏置電路控制，比傳統晶振電路消耗的電流要小。實施例二如圖3所示，本實施例與實施例一不同處在于，在PMOS管Mpl和NMOS管Mnl的源端分別接入電阻R4和R5，在大電阻R2和電流鏡模塊之間接入緩沖模塊3。電阻R4和R5可以減小PMOS管Mpl和NMOS管Mnl的漏電流，降低整體晶振的功耗。所述緩沖模塊由PMOS管Mp4和NMOS管Mn4組成，NMOS管Mn4的柵端連接電流鏡模塊，由電流鏡提供的偏置電壓開啟，PMOS管Mp4的漏端、柵端和Mn4的漏端相接，產生偏置電壓提供給晶振電路模塊。PMOS管Mp4和NMOS管Mn4組成反相緩沖器，由鏡像電流開啟，NMOS管Mn4被一個NMOS管閾值偏置。PMOS管Mp4為二極管連接，它的源端通過大電阻R2連接PMOS管Mpl的柵端，所以PMOS管Mpl的偏置電壓值也為一個PMOS管的閾值電壓，同時電阻Rl偏置NMOS管Mnl，NM0S管Mnl的偏置電壓值等于一個NMOS管的閾值電壓。PMOS管Mpl和NMOS管Mnl都被偏置在飽和區。另外，在PMOS管Mp4和NMOS管Mn4的漏端接入濾波電容C2，防止晶振起振后PMOS管Mpl柵端電壓的快速變化對PMOS管Mp4的影響，對PMOS管Mp4的漏電流進行整形。緩沖模塊3保證晶振電路工作在乙類狀態，一旦晶振電路開始啟動，偏置點開始改變減小晶振電路晶體管的漏電流，即使電源電壓高于閾值之和，由于偏置的作用，消耗的電流也會很小。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。根據前面的描述，可以將此實用新型用于任意低功耗芯片中。
權利要求1.一種低功耗晶振電路，包括晶振電路模塊，其特征在于:在晶振電路模塊中組成反相器的PMOS管Mpl和NMOS管Mnl的柵端串聯電容Cl，晶振電路模塊通過一大電阻R2連接一電流鏡模塊，電流鏡模塊提供一個比高電源低一個PMOS管閾值的電壓給PMOS管Mpl的柵端。
2.如權利要求1所述的低功耗晶振電路，其特征在于:所述電流鏡模塊包括兩個PMOS管Mp2、Mp3和兩個NMOS管Mn2、Mn3以及電阻R3，PMOS管Mp3的漏端和柵端相接，自偏置產生的電流通過漏端與NMOS管Mn3的漏端相接，NMOS管Mn2與NMOS管Mn3的柵端相接鏡像NMOS管Mn3的漏電流，NMOS管Mn3的漏端連接電阻R3確定唯一的電流值。
3.如權利要求1所述的低功耗晶振電路，其特征在于:在PMOS管Mpl和NMOS管Mnl的源端分別接入電阻R4和R5。
4.如權利要求1或2所述的低功耗晶振電路，其特征在于:在大電阻R2和電流鏡模塊之間接入緩沖模塊，所述緩沖模塊由PMOS管Mp4和NMOS管Mn4組成，NMOS管Mn4的柵端連接電流鏡模塊，由電流鏡提供的偏置電壓開啟，PMOS管Mp4的漏端、柵端和Mn4的漏端相接，產生偏置電壓提供給晶振電路模塊。
5.如權利要求4所述的低功耗晶振電路，其特征在于:PM0S管Mp4和NMOS管Mn4的漏端接入濾波電容C2。
專利摘要本實用新型公開了一種低功耗晶振電路，包括晶振電路模塊，在晶振電路模塊中組成反相器的PMOS管Mp1和NMOS管Mn1的柵端串聯電容C1，晶振電路模塊通過一大電阻R2連接一電流鏡模塊，電流鏡模塊提供一個比高電源低一個PMOS管閾值的電壓給PMOS管Mp1的柵端。在本實用新型低功耗晶振電路結構中，在組成反相器的兩個晶體管的柵端加上串聯電容，通過電流鏡模塊產生偏置電壓，使PMOS管被一個PMOS管的閾值偏置，NMOS管被一個NMOS管的閾值偏置，因此反相器的啟動電壓低于PMOS管和NMOS管閾值之和、整體電路消耗的電流較小。
文檔編號H03K3/012GK203027220SQ20132005036
公開日2013年6月26日 申請日期2013年1月30日 優先權日2013年1月30日
發明者彭偉娣, 謝亮, 張文杰, 金湘亮 申請人:湘潭芯力特電子科技有限公司