基于單線協議的占空比比較電路及方法
【專利摘要】本發明涉及基于單線協議的占空比比較電路，包括：輸入端連接輸入PWM信號的邊沿檢測電路、加法計數器和減法計數器，其中加法計數器和減法計數器的時鐘輸入端還連接有計數時鐘，邊沿檢測電路將檢測后的信號輸入到所述的加法計數器和減法計數器中，加法計數器和減法計數器的輸出端分別經鎖存器連接進位加法器后輸出脈沖信號。本發明基于單線協議的占空比比較電路及方法，由于不存在傳統電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此能夠在足夠寬泛的頻率范圍和占空比變化范圍下實現準確、快速的占空比比較。
【專利說明】基于單線協議的占空比比較電路及方法
【技術領域】
[0001]本發明涉及占空比的比較電路和方法，具體的講是基于單線協議的占空比比較電路及方法。
【背景技術】
[0002]便攜式智能設備在近年來取得了突飛猛進的發展和普及，這種發展勢頭還在延續。這類便攜式智能設備的人機交換通常通過LCD屏幕顯示來聯系和實現，這類顯示屏的LED背光驅動芯片也要求更加簡單和實用，因此為實現精確的數字調光功能，往往采用功能復用和單線協議來實現，只需要一根信號線就能完成串行通訊。
[0003]為了確定輸入脈沖的調光位數據，通常的單線協議采用定義輸入信號為高電平的時間大于或小于維持為低電平的時間，來確定為兩種相反的調光位數據，只要給兩個計數器分別設定一定比例關系的計數時鐘頻率即可實現其定義。例如當占空比小于50%時判定為O數據位，當占空比大于50%時判定為I數據位，這就需要占空比比較電路來實現。常見的占空比比較電路采用某一恒定電流對固定電容在輸入PWM(脈寬調制信號)波形的高和低電平階段分別充電，利用模擬比較器對兩次充電的電壓進行比較來得出占空比比較結果，但這種比較方法對PWM信號的頻率和占空比大小有一定的范圍要求，否則會出現電容充電電壓超出比較器比較范圍而無法比較或比較不準的問題。
[0004]因此，需要一種能夠在寬頻率范圍和寬占空比變化范圍條件下均能實現準確和有效比較的占空比比較方法。
【發明內容】
[0005]本發明提供了一種基于單線協議的占空比比較電路及方法，在足夠寬泛的頻率范圍和占空比變化范圍下實現準確、快速的占空比比較。
[0006]本發明基于單線協議的占空比比較電路，包括:輸入端連接輸入PWM信號的邊沿檢測電路、加法計數器和減法計數器，其中加法計數器和減法計數器的時鐘輸入端還連接有計數時鐘，邊沿檢測電路將檢測后的信號輸入到所述的加法計數器和減法計數器中，力口法計數器和減法計數器的輸出端分別經鎖存器連接進位加法器后輸出脈沖信號。
[0007]邊沿檢測電路用于檢測輸入PWM信號的上升沿和下降沿；加法計數器用于在輸入PWM信號為低電平狀態時的計數計時；減法計數器用于在輸入PWM信號為高電平狀態時的計數計時；鎖存器將加法計數器和減法計數器的計數結果進行鎖存，直至一個PWM周期結束時輸出數據；進位加法器接收鎖存器輸出的數據進行相加操作，進位信號即為調光數據位信號。
[0008]本發明是利用高頻時鐘來計數計時，對高低電平分別進行采樣計數，再利用進位加法器對原碼和反碼相加操作來實現比較功能。由于計數器不存在傳統電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此理論上可以實現任意寬度的頻率范圍的數值比較。[0009]進一步的，所述的加法計數器為正序加法計數器，可根據計數時鐘的頻率和PWM信號的頻率和占空比范圍，設定計數周期，由00…O計數至1L...I ;所述的減法計數器為逆序減法計數器，也根據計數時鐘的頻率和PWM信號的頻率和占空比范圍設定計數周期，由11…I計數至00…O。
[0010]進一步的，加法計數器中包括至少2個加法計數模塊，通常是由多個加法計數模塊構成。
[0011]在此基礎上，減法計數器中的減法計數模塊的數量與所述的加法計數模塊的數量相適應。
[0012]進一步的，所述的進位加法器中包括至少2個進位加法模塊，信號經所有進位加法模塊后再經一個反向器后輸出。
[0013]本發明還提供了一種用于上述電路的占空比比較方法，包括:通過計數時鐘設置加法計數器和減法計數器的計數時鐘頻率，通過邊沿檢測電路對輸入PWM信號的上升沿和下降沿分別進行檢測，并輸出窄脈沖信號，用以控制加法計數器和減法計數器的使能和復位功能，再通過鎖存器對數據進行鎖存，在一個PWM周期結束時輸出數據至進位加法器對所述數據進行相加操作后輸出。
[0014]進一步的，根據設置的加法計數器和減法計數器的計數時鐘頻率之間的比例關系，對調光數據位進行相應的設置。例如，當PWM信號占空比大于50%時設定對應調光數據位為1，當PWM信號占空比小于50%時設定對應調光數據位為O。若改變加法計數器和減法計數器的計數時鐘為某一設定的比例關系，則可改變上述定義。比如，若減法計數器的計數時鐘頻率為加法 計數器時鐘頻率的2倍，即可定義新的調光數據位:當PWM信號O狀態維持時間為I狀態維持時間的2倍以上時，可設定對應調光數據位為0，否則定義為I。
[0015]具體的，所述加法計數器和減法計數器的計數方式為:輸入的PWM信號經邊沿檢測電路，分別在PWM信號的上升沿和下降沿產生脈沖信號，對應于PWM下降沿的脈沖信號使加法計數器開始計數，此時減法計數器為復位狀態，停止計數，計數時鐘為固定的計數時鐘信號；對應于PWM上升沿的脈沖信號使減法計數器開始計數，并將加法計數器中PWM信號為低電平時對應的計數數據(例如占空比小于50%時對應的調光數據位)送入鎖存器鎖存，同時將加法計數器復位，停止計數；當下一個PWM信號的下降沿到來時，減法計數器停止計數，并將減法計數器中PWM信號為高電平時的計數數據(例如占空比大于50%時對應的調光數據位)送入鎖存器鎖存。
[0016]進一步的，當一個PWM周期結束后，加法計數器的計數數據和減法計數器的計數數據均在鎖存器中解鎖，送入進位加法器進行加法操作，最高位進位信號反相后即為輸出信號。
[0017]本發明基于單線協議的占空比比較電路及方法，由于不存在傳統電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此能夠在足夠寬泛的頻率范圍和占空比變化范圍下實現準確、快速的占空比比較。
[0018]以下結合實施例的【具體實施方式】，對本發明的上述內容再作進一步的詳細說明。但不應將此理解為本發明上述主題的范圍僅限于以下的實例。在不脫離本發明上述技術思想情況下，根據本領域普通技術知識和慣用手段做出的各種替換或變更，均應包括在本發明的范圍內。【專利附圖】
【附圖說明】
[0019]圖1為本發明基于單線協議的占空比比較電路的框圖。
[0020]圖2為圖1的電路圖。
[0021]圖3為圖2的輸入PWM信號邊沿檢測電路的電路示意圖。
[0022]圖4為實施例的單線協議的調光數據位確定的波形示意圖。
【具體實施方式】
[0023]如圖1所示本發明基于單線協議的占空比比較電路，包括:輸入端連接輸入PWM信號的邊沿檢測電路、加法計數器和減法計數器，其中加法計數器和減法計數器的時鐘輸入端還連接有計數時鐘，邊沿檢測電路將檢測后的信號輸入到所述的加法計數器和減法計數器中，加法計數器和減法計數器的輸出端分別經鎖存器連接進位加法器后輸出脈沖信號。
[0024]如圖2所示，所述的加法計數器為正序加法計數器，由多個加法計數模塊構成，可根據計數時鐘的頻率和PWM信號的頻率和占空比范圍，設定計數周期，由00…O計數至1L...I ;減法計數器為逆序減法計數器，也根據計數時鐘CLK的頻率和PWM信號的頻率和占空比范圍設定計數周期，由11…I計數至00…O。減法計數器中的減法計數模塊的數量與所述的加法計數模塊的數量相適應。進位加法器中包括多個進位加法模塊，信號經所有進位加法模塊后再經一個反向器后輸出。
[0025]在本實施例中，定義當·PWM信號占空比大于50%時設定對應調光數據位為1，當PWM信號占空比小于50%時設定對應調光數據位為O。圖2中，PWM輸入為外部PWM信號，經過邊沿檢測電路，分別在PWM信號的上升沿和下降沿產生約50ns的脈沖信號，對應于PWM下降沿的脈沖信號使圖2電路中上方的加法計數器(由多個加法計數模塊構成)開始計數，此時圖2電路下方的減法計數器(由多個減法計數模塊構成)為復位狀態，停止計數，計數時鐘CLK為固定的計數時鐘信號。對應于PWM上升沿的脈沖信號使圖2電路下方的減法計數器開始計數，并將PWM為O時的加法計數器中的計數數據送入鎖存器鎖存，同時將加法計數器復位，停止計數。當一個PWM周期結束，加法計數器的計數數據和減法計數器的計數數據在鎖存器中解鎖，送入進位加法器進行加法操作，最高位進位信號反相后即為輸出信號。下面以5-bit計數器為例說明上述50%占空比判據的原理。加法計數器由00000開始計數最高計數至11111，減法計數器由11111開始計數最高至00000。設一組PWM輸入信號下降沿開始維持O電平時間為10us，維持I電平時間為12us，計數時鐘頻率為2MHz。則在下降沿開始加法計數，計數至出現上升沿，共計數20個時鐘，即由00000計數至10100，當PWM上升沿開始進行減法計數，共計數24個時鐘，即由11111計數至01000，將10100和01000送入進位加法器進行加法操作，得到11100，進位為0，反相后輸出為1，即為該PWM周期所確定的調光數據位。由該例條件可知，若PWM吸納后維持高電平時間為10us，則該周期恰好為50%占空比，即減法計數器計數至01011，若將010110與加法計數器數據10100相加，恰好為11111，進位信號為0，可知在減法計數器計數至01011之前，進位加法器的進位為均為1，也即此情況恰好為占空比比較的臨界值，與分析相符。
[0026]圖3為圖2中邊沿檢測電路的電路示意圖，該電路由下降沿檢測輸出支路和上升沿檢測輸出支路構成，兩條支路均包括了串聯的反向器和或非門，在上升沿檢測輸出支路中信號在經過或非門后還要經過一個反向器后輸出。該電路可以分別對PWM信號的下降沿和上升沿進行檢測，通過在各支路上設定合適的電容值，可產生50ns的高電平脈沖信號，用于對加法計數器和減法計數器進行使能和復位操作。
[0027]如圖4所示，當定義PWM信號占空比大于50%時設定對應調光數據位為1，當PWM信號占空比小于50%時設定對應調光數據位為0，可定義完整的單線協議中的調光數據，該數據亦可作為其他協議所定義的邏輯功能之用。在圖4中，Tl、T2分別表示兩個PWM輸入時鐘周期，tal為第一個周期中維持為低電平的時間，ta2為第一個周期中維持為高電平的時間；tbl為第二個周期中維持為低電平的時間，tb2為第二個周期中維持為高電平的時間。可以看出，第一個周期中，tal〈ta2，即該周期的高電平占空比大于1，因此該周期對應于數據“I”;第二個周期中，tbl>tb2，即該周期的高電平占空比小于1，因此該周期對應于數據“0”，如此類推，可以根據輸入的PWM數據定義出完整的數字調光數據或其他邏輯功能數據。
[0028]實現上述方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成，處理程序可以存儲于一計算機可讀取存儲介質中，在程序執行時，執行包括上述方法實施例的步驟；存儲介質包括:R0M、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質。
【權利要求】
1.基于單線協議的占空比比較電路，其特征包括:輸入端連接輸入PWM信號的邊沿檢測電路、加法計數器和減法計數器，其中加法計數器和減法計數器的時鐘輸入端還連接有計數時鐘，邊沿檢測電路將檢測后的信號輸入到所述的加法計數器和減法計數器中，加法計數器和減法計數器的輸出端分別經鎖存器連接進位加法器后輸出脈沖信號。
2.如權利要求1所述的基于單線協議的占空比比較電路，其特征為:所述的加法計數器為正序加法計數器，所述的減法計數器為逆序減法計數器。
3.如權利要求1所述的基于單線協議的占空比比較電路，其特征為:加法計數器中包括至少2個加法計數模塊。
4.如權利要求3所述的基于單線協議的占空比比較電路，其特征為:減法計數器中的減法計數模塊的數量與所述的加法計數模塊的數量相適應。
5.如權利要求1至4之一所述的基于單線協議的占空比比較電路，其特征為:所述的進位加法器中包括至少2個進位加法模塊，信號經所有進位加法模塊后再經一個反向器后輸出。
6.用于權利要求1所述電路的占空比比較方法，其特征包括:通過計數時鐘設置加法計數器和減法計數器的計數時鐘頻率，通過邊沿檢測電路對輸入PWM信號的上升沿和下降沿分別進行檢測，并輸出窄脈沖信號，用以控制加法計數器和減法計數器的使能和復位功能，再通過鎖存器對數據進行鎖存，在一個PWM周期結束時輸出數據至進位加法器對所述數據進行相加操作后輸出。
7.如權利要求6所述的占空比比較方法，其特征為:根據設置的加法計數器和減法計數器的計數時鐘頻率之間的比例關系，對調光數據位進行相應的設置。
8.如權利要求6所述的占空比比較方法，其特征為:所述加法計數器和減法計數器的計數方式為:輸入的PWM信號經邊沿檢測電路，分別在PWM信號的上升沿和下降沿產生脈沖信號，對應于PWM下降沿的脈沖信號使加法計數器開始計數，此時減法計數器為復位狀態，停止計數，計數時鐘為固定的計數時鐘信號；對應于PWM上升沿的脈沖信號使減法計數器開始計數，并將加法計數器中PWM為低電平時對應的計數數據送入鎖存器鎖存，同時將加法計數器復位，停止計數；當下一個PWM信號的下降沿到來時，減法計數器停止計數，并將減法計數器中PWM信號為高電平時的計數數據送入鎖存器鎖存。
9.如權利要求6至8之一所述的占空比比較方法，其特征為:當一個PWM周期結束后，加法計數器的計數數據和減法計數器的計數數據均在鎖存器中解鎖，送入進位加法器進行加法操作，最高位進位信號反相后即為輸出信號。
【文檔編號】H03K3/017GK103633963SQ201310558032
【公開日】2014年3月12日 申請日期:2013年11月11日 優先權日:2013年11月11日
【發明者】俞德軍, 劉洋, 寧寧, 吳霜毅 申請人:電子科技大學