一種基于憶阻器的聯想記憶電路的制作方法
【專利摘要】本發明公開了一種基于憶阻器的聯想記憶電路，包括憶阻器、第一電阻、第二電阻和運算比較器；第一電阻和憶阻器依次串聯在運算比較器的第一輸入端，憶阻器的非串聯連接端作為聯想記憶電路的第一輸入端；第一電阻和憶阻器的串聯連接端作為聯想記憶電路的第二輸入端；第二電阻的一端連接至運算比較器的第一輸入端，第二電阻的另一端接地；運算比較器的第二輸入端用于連接參考電壓，運算比較器的輸出端作為聯想記憶電路的輸出端；聯想記憶電路的第一輸入端和第二輸入端分別用于接收條件刺激信號和非條件刺激信號，聯想記憶電路的輸出端用于輸出反應信號。本發明可以根據施加條件刺激和非條件刺激信號的時間關系，模擬生物聯想記憶的形成過程和遺忘過程。
【專利說明】—種基于憶阻器的聯想記憶電路
【技術領域】
[0001]本發明屬于人工神經網絡領域，更具體地，涉及一種基于憶阻器的聯想記憶電路。【背景技術】
[0002]聯想記憶是一種生物神經網絡認知行為，其神經生物學基礎是神經突觸的可塑性變化。聯想記憶也是人工神經網絡理論中一個重要功能，廣泛應用在智能控制、模式識別和人工智能等領域。然而在傳統的人工神經網絡電路中，搭建一個神經元、一個突觸就需要數十個晶體管、電容、加法器等元器件，實現聯想記憶功能需要構建一個復雜龐大的電路系統。
[0003]目前，部分研究機構通過CMOS電路實現了聯想記憶功能，當時鑒于CMOS電路實現聯想記憶功能，需要眾多電子元件，電路規模大，功耗高。同時這種方法沒有表現聯想記憶基于刺激信號的時間關系的基本生物模型。
[0004]針對上述情況，一種原理可行、結構簡單的基于神經突觸行為的聯想記憶電路和功能實現方法亟待開發。
【發明內容】
[0005]針對現有技術的以上缺陷或改進需求，本發明提供了一種可以用于模擬生物聯想記憶的形成過程和遺忘過程的基于憶阻器的聯想記憶電路。
[0006]為實現上述目的，按照本發明的一個方面，提供了一種基于憶阻器的聯想記憶電路，用于模擬生物的聯想記憶行為；聯想記憶電路包括第一憶阻器Ml、第二憶阻器M2、定值電阻R和運算比較器；第一憶阻器Ml的一端作為所述聯想記憶電路的第一輸入端，第一憶阻器Ml的另一端連接至所述運算比較器的第一輸入端；第二憶阻器M2的一端作為聯想記憶電路的第二輸入端，第二憶阻器M2的另一端連接至運算比較器的第一輸入端；定值電阻R的一端連接至運算比較器的第一輸入端，定值電阻R的另一端接地；所述運算比較器的第二輸入端用于連接參考電壓，運算比較器的輸出端作為聯想記憶電路的輸出端；聯想記憶電路的第一輸入端和第二輸入端分別用于接收條件刺激信號和非條件刺激信號，聯想記憶電路的輸出端用于輸出反應信號。
[0007]本發明還提供了一種基于憶阻器的聯想記憶電路，用于模擬生物的聯想記憶行為；所述聯想記憶電路包括憶阻器M、第一電阻R1、第二電阻R2和運算比較器；所述憶阻器M的一端作為所述聯想記憶電路的第一輸入端，所述憶阻器M的另一端連接至所述運算比較器的第一輸入端；所述第一電阻Rl的一端作為所述聯想記憶電路的第二輸入端，所述第一電阻Rl的另一端連接至所述運算比較器的第一輸入端；所述第二電阻R2的一端連接至所述運算比較器的第一輸入端，所述第二電阻R2的另一端接地；所述運算比較器的第二輸入端用于連接參考電壓，所述運算比較器的輸出端作為所述聯想記憶電路的輸出端；所述聯想記憶電路的第一輸入端和第二輸入端分別用于接收條件刺激信號和非條件刺激信號，所述聯想記憶電路的輸出端用于輸出反應信號。[0008]本發明還提供了一種基于憶阻器的聯想記憶電路，用于模擬生物的聯想記憶行為；聯想記憶電路包括憶阻器M、第一電阻R1、第二電阻R2和運算比較器；第一電阻Rl和憶阻器M依次串聯在運算比較器的第一輸入端，憶阻器M的非串聯連接端作為聯想記憶電路的第一輸入端；第一電阻Rl和憶阻器M的串聯連接端作為聯想記憶電路的第二輸入端；第二電阻R2的一端連接至運算比較器的第一輸入端，第二電阻R2的另一端接地；運算比較器的第二輸入端用于連接參考電壓，運算比較器的輸出端作為聯想記憶電路的輸出端；聯想記憶電路的第一輸入端和第二輸入端分別用于接收條件刺激信號和非條件刺激信號，聯想記憶電路的輸出端用于輸出反應信號。
[0009]優選地，當條件刺激信號先于非條件刺激信號很短或者兩個信號同時輸入時，所述聯想記憶電路形成聯想記憶；當條件刺激信號落后于非條件刺激信號輸入時，所述聯想記憶電路無法形成聯想記憶；當聯想記憶已經形成后，若同時輸入條件刺激信號和非條件刺激信號，當條件刺激信號先于非條件刺激信號很長時間，聯想記憶將被遺忘；若持續單獨輸入條件刺激信號，聯想記憶也將被遺忘。
[0010]優選地，定值電阻R的阻值近似等于憶阻器低阻阻值。
[0011 ] 優選地，所述參考電壓的值根據所施加信號在比較其輸入端分壓后的電壓值來確定。
[0012]優選地，憶阻器包括依次電連接的第一電極層、功能材料層和第二電極層。
[0013]優選地，功能材料層為氧化物功能材料層TiOx、TaOx, W0X、CuOx, AlOx, NiOx, HfOx,ZrOx、SiOx, NbOx、VOx 或 GeO x。
[0014]優選地，功能材料層為硫系化合物功能材料層GeSe、Ag2Se> Ag2S> Cu2S> GeSx、Ge2Sb2Te5^ GeTe 或 AglnSbTe。
[0015]優選地，功能材料層為鈣鈦礦結構功能材料層SrTi03、BaTiO3^ BiFeO3^ CaMn03、PrMnO3 或 La0 7Sr0.3Μη03。優選地，
[0016]本發明憶阻器能根據單端或二端的輸入信號改變其權重狀態，實現類生物神經元突觸可塑性功能。聯想記憶電路可以根據施加條件刺激和非條件刺激信號的時間關系，模擬生物聯想記憶的形成過程和遺忘過程。
【專利附圖】
【附圖說明】
[0017]圖1是本發明第一實施例提供的基于憶阻器的聯想記憶電路的電路圖；
[0018]圖2是本發明第二實施例提供的基于憶阻器的聯想記憶電路的電路圖；
[0019]圖3是本發明第三實施例提供的基于憶阻器的聯想記憶電路的電路圖；
[0020]圖4本發明實施例提供聯想記憶電路中憶阻器的結構圖；
[0021]圖5本發明第一實施例提供的輸入信號與憶阻器的示意圖；圖5八為器件電阻隨脈沖信號的漸變特性；圖5B為器件電阻隨脈沖信號的開關特性；
[0022]圖6本發明第二實施例提供的輸入信號與憶阻器的示意圖；圖6八為施加于器件兩端使器件產生STDP的輸入信號，圖6B為器件STDP示意圖；
[0023]圖7本發明第三實施例提供的輸入信號與憶阻器的示意圖；
[0024]圖8本發明第四實施例提供的輸入信號與憶阻器的示意圖；
[0025]圖9本發明第五實施例提供的輸入信號與憶阻器的示意圖；[0026]圖10本發明第六實施例提供的輸入信號與憶阻器的示意圖；圖1OA為條件刺激信號先于非條件刺激信號很長時間，聯想記憶被遺忘示意圖；圖1OB為持續單獨輸入條件刺激信號，聯想記憶被遺忘示意圖。
【具體實施方式】
[0027]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。此外，下面所描述的本發明各個實施方式中所涉及到的技術特征只要彼此之間未構成沖突就可以相互組合。
[0028]本發明的目的在于提供一種基于憶阻器的聯想記憶電路，電路能夠實現類似人腦的聯想記憶功能。該電路由基于憶阻器的人工神經突觸器件和傳統電子元器件(電阻、運算放大器)組成。憶阻器作為一種新型電子器件，其特殊的非線性阻變特性能夠用于神經網絡。憶阻器的電阻能夠隨流經的電荷而變化，通過施加電脈沖可以調控憶阻器的電阻值，類似于生物神經突觸在生物電信號作用下的權重改變。因此，憶阻器可以被用作人工神經突觸器件，并且在速度、功耗和集成度方面相對傳統神經網絡電路具有優勢。
[0029]本發明中憶阻器人工神經突觸器件能夠模擬生物神經突觸的功能，包括(I)能調節突觸的權重；(2)突觸權重可根據突觸前后脈沖的時間差改變，實現脈沖時間依賴的可塑性(STDP)功能。該神經突觸為一個兩端電阻器件，一端為突觸前，另一端為突觸后。其電阻值根據通過它的電流的方向而改變，正向電流使其電阻上升，反向電流使其電阻下降。但當電流小于一定閾值時，其電阻不發生變化。可以通過設計突觸前后脈沖信號，實現脈沖時間依賴的可塑性(STDP)，具體實現通過實施例說明。
[0030]本發明的聯想記憶電路可以模擬生物的聯想記憶行為，其包含兩個信號輸入端和一個信號輸出端。兩個信號輸入端由人工神經器件或電阻構成，分別模擬生物的兩個感覺神經元，用來接收條件刺激信號(CS)和非條件刺激信號(US);信號輸出端由比較器構成，模擬生物的運動神經元，輸出反應信號。
[0031]本發明的基于憶阻器的人工神經網絡電路能實現類似大腦的基于刺激信號時間關系的聯想記憶功能，能為開發具有更復雜認知功能的神經網絡電路奠定基礎。
[0032]圖1是本發明實現聯想記憶電路I。其中包括第一信號輸入端101，第二信號輸入端102和信號輸出端106。電路由兩個人工神經突觸器件M1、M2，一個定值電阻R和一個運算比較器105構成；其中運算比較器105可以采用型號為LM339的比較器。
[0033]在本發明實施例中，定值電阻R阻值的選取需要參考所使用憶阻器的高阻低阻的阻值。一般情況為，定值電阻阻值近似等于憶阻器低阻阻值。比較器105參考電壓的選擇需要根據所施加信號在比較其輸入端分壓后的電壓值給出，使不能產生輸出的信號低于該電壓，能產生輸出的信號高于該電壓。
[0034]圖2是本發明實現聯想記憶電路2。其中包括第一信號輸入端201，第二信號輸入端202和信號輸出端206。電路由一個人工神經突觸器件M，兩個定值電阻R1、R2和一個運算比較器206構成；其中運算比較器206可以采用型號為LM339的比較器。
[0035]在本發明實施例中，定值電阻Rl、R2阻值的選取需要參考所使用憶阻器的高阻低阻的阻值。一般情況為，定值電阻阻值近似等于憶阻器低阻阻值(原則上Rl和R2可以都等于憶阻器的低阻阻值，但是Rl的阻值范圍要廣的多，但是不能影響到非條件刺激信號分壓后對于整個電路功能的影響，所以在這里就認為等于低阻即可，如果考慮到權利保護，再做調整)。比較器參考電壓的選擇需要根據所施加信號在比較其輸入端分壓后的電壓值給出，使不能產生輸出的信號低于該電壓，能產生輸出的信號高于該電壓。
[0036]圖3是本發明實現聯想記憶電路3。其中包括第一信號輸入端301，第二信號輸入端305和信號輸出端306。電路由一個人工神經突觸器件M，兩個定值電阻R1、R2和一個運算比較器(LM339)307構成。其中，定值電阻阻值的選取需要參考所使用憶阻器的高阻低阻的阻值。一般情況為，定值電阻阻值近似等于憶阻器低阻阻值。比較器參考電壓的選擇需要根據所施加信號在比較其輸入端分壓后的電壓值給出，使不能產生輸出的信號低于該電壓，能產生輸出的信號高于該電壓。
[0037]在本發明實施例中，基于憶阻器的聯想記憶電路能模擬實現生物大腦聯想記憶行為，包括條件刺激和非條件刺激聯想記憶的形成和遺忘。電路由兩個信號輸入端和一個信號輸出端構成，分別用來模擬生物聯想記憶模型中的兩個感覺神經元和一個運動神經元。信號輸入端由憶阻器構成或直接接入，信號輸出端由電阻及運算比較器構成；其中憶阻器用作人工神經突觸器件。構成其輸入端的人工神經突觸，對于不同極性(正或負)的電輸入信號，其電阻能向不同的方向變化(增大或減小)。其中脈沖時間依賴的可塑性(STDP)功能為:當At > O時，AW > 0，且隨At指數衰減；當At < O時，Aff < 0，且隨Λ t指數衰減。實現聯想記憶行為符合生物學上條件刺激信號和非條件刺激信號之間的時間關系。實現聯想記憶功能的基礎是人工神經突觸器件的脈沖時間依賴突觸可塑性(STDP)。
[0038]當條件刺激信號先于非條件刺激信號很短或者兩個信號同時輸入，聯想記憶形成；當條件刺激信號落后于非條件刺激信號輸入，電路無法形成聯想記憶。聯想記憶已經形成后，若同時輸入條件刺激信號和非條件刺激信號，當條件刺激信號先于非條件刺激信號很長時間，聯想記憶將被遺忘。若持續單獨輸入條件刺激信號，聯想記憶也將被遺忘。
[0039]參考圖4，本發明的基于憶阻器的人工神經突觸器件包括第一電極層401、第二電極層403和第一電極層401和第二電極層403之間功能材料層402。第一電極層401和功能材料層402、功能材料層402和第二電極層403形成電接觸。其中，功能材料層402可以為氧化物功能材料層，包括 TiOx、TaOx, TOX、CuOx, AlOx, NiOx, HfOx, ZrOx, SiOx, NbOx, VOx 和GeOx等；功能材料層402還可以為硫系化合物功能材料層，包括GeSe、Ag2Se、Ag2S、Cu2S、GeSx, Ge2Sb2Te5, GeTe和AgInSbTe等；功能材料層402還可以為鈣鈦礦結構功能材料層，包括 SrTi03、BaTi03、BiFeO3、(Pr, Ca) MnO3 和 Laa7Sra3MnO3 等。
[0040]圖5是示出根據本發明的一種實施例，實現神經突觸的突觸權重調節功能。其中脈沖信號施加在第二電極403，第一電極401接地，電阻402為第一電極401與第二電極403之間的人工神經元100的電阻。
[0041]參考圖5A，表示基于憶阻器的神經突觸器件的電阻具有漸變特性，能隨脈沖信號的個數而逐漸改變。當脈沖信號為正，電阻增大；當脈沖信號為負，電阻減小。正脈沖信號幅值越大，電阻越大；負脈沖信號越小，電阻越小。
[0042]圖5B，表示基于憶阻器的神經突觸器件的電阻具有二值開關突變特性。只須輸入的正負脈沖信號，神經突觸器件的阻態就能在高阻與低阻之間切換。
[0043]圖6A和6B是示出根據本發明的另一實施例，實現神經突觸器件的一種脈沖時間依賴突觸可塑性(STDP)功能。其中信號601施加在第一電極401，信號602施加在第二電極403,信號603為第一電極401與第二電極403之間的信號差。
[0044]人工神經突觸100的第一電極401是突觸前，第二電極403是突觸后。信號601施加在第一電極401，為突觸前刺激；信號602施加在第二電極403上，是突觸后刺激。At為突觸前后刺激的時間差，當突觸前刺激先于突觸后刺激，At > O ;當突觸前刺激后于突觸后刺激，At < O。突觸權重W = 1/R，R為人工神經突觸器件電阻，AW為刺激作用前后，突觸權重的改變量。
[0045]當Λ t > 0，突觸前刺激與突觸后刺激之差603的峰值604為負，在此組突觸前后刺激作用下，人工神經突觸的電阻下降，突觸權重增加。當At <0，突觸前刺激與突觸后刺激之差603的峰值605為正，在此組突觸前后刺激作用下，人工神經突觸的電阻上升，突觸權重減小。
[0046]參考圖6B，在前突觸后刺激601和602的共同作用下，人工神經突觸能實現生物上的一種脈沖時間依賴突觸可塑性(STDP)功能:當At > O時，電阻下降，突觸權重上升，AW >0，并且AW隨At指數衰減；當At < O時，電阻上升，突觸權重下降，AW<0，并且AW隨At指數衰減。
[0047]圖7是示出根據本發明的另一實施例。在301端施加條件刺激信號(CS)704，在305端施加非條件刺激信號(US) 701。人工神經突觸器件初始狀態為高阻態。單獨輸入非條件刺激信號(US) 701，通過電阻分壓后，比較器輸入端分得信號702，比較器有信號輸出703 ;單獨輸人條件刺激信號(CS)，通過高阻態人工神經突觸器件和電阻分壓，由于定值電阻阻值遠遠小于高阻態人工神經突觸器件阻值，比較器輸入端分的電壓可以忽略。比較器沒有信號輸出。方波只是電刺激的示意圖，具體要根據器件憶阻特性來設計。
[0048]圖8是示出根據本發明的另一實施例。在301端施加條件刺激信號(CS)801，在305端施加非條件刺激信號(US)802。人工神經突觸器件初始狀態為高阻態。施加非條件刺激信號(US)SOl和條件刺激信號(CS)802，經電阻分壓后，在比較器輸入端信號803主要是非條件刺激信號(US)802分壓所得，比較器有輸出804。如果施加的兩個信號，條件刺激信號(CS)先于非條件刺激信號(US) ( Λ t > O)，人工神經突觸權重增加(Λ W > O)，電阻降低，通過定值電阻分壓增加。再次輸入條件刺激信號(CS)805時，經過電阻分壓，比較器輸入端有信號806，比較器有信號輸出807，這就是當條件刺激信號(CS)先于非條件刺激信號(US)很短或者同時作用，聯想記憶形成。方波只是電刺激的示意圖，具體要根據器件憶阻特性來設計。
[0049]圖9是示出根據本發明的另一實施例。在301端施加條件刺激信號(CS)901，在305端施加非條件刺激信號(US)902。人工神經突觸器件初始狀態為高阻態。施加非條件刺激信號(US)901和條件刺激信號(CS)902，經電阻分壓后，在比較器輸入端信號903主要是非條件刺激信號(US) 902分壓所得，比較器有輸出904。如果施加的兩個信號，CS落后于US(At<0)，人工神經突觸權重減少(AW<0)，電阻增加，由于電阻已經處于高阻態，此時對于定值電阻分壓影響不大，再次輸入條件刺激信號(CS)時，比較器沒有信號輸出，這就是當CS落后于US，不能形成聯想記憶。方波只是電刺激的示意圖，具體要根據器件憶阻特性來設計。
[0050]圖1OA是示出根據本發明的另一實施例。在301端施加條件刺激信號(CS) 1004，在305端施加非條件刺激信號(US) 1005。經過實施例8操作，使器件具有聯想記憶功能后(認知神經突觸器件處于低阻狀態)。輸入條件刺激信號(CS) 1001，經過電阻分壓得到比較器輸入端信號1002，比較器有信號輸出1003，施加非條件刺激信號(US) 1005和條件刺激信號(CS) 1004，經電阻分壓后，在比較器輸入端信號1006主要是非條件刺激信號(US) 1005分壓所得，比較器有輸出1007。如果施加的兩個信號，非條件刺激信號1005(US)遠遠落后于條件刺激信號(CS) (US要超前于下一周期的CS)，這時非條件刺激信號(US) 1005受到下一個條件刺激信號(CS) 1004的作用更大，可以認為非條件刺激信號(US) 1005超前于下一周期條件刺激信號(CS) 1004 ( Λ t < O)，人工神經突觸權重減少(Λ W < O)，電阻增加，定值電阻分壓減少，再次輸入條件刺激信號(CS)IOOS時，比較器沒有信號輸出，這就是聯想記憶的遺忘。
[0051]圖1OB是另一種聯想記憶遺忘方式。當在1009端輸入條件刺激，開始由于電路已形成聯想記憶，所以1010端有信號輸出。之后持續的施加條件刺激后，突觸權重持續減小，比較器輸入端信號也持續減小，當非條件刺激信號達到一定數目時，1010端將沒有信號輸出，聯想記憶被遺忘。其中方波只是電刺激的示意圖，具體要根據器件憶阻特性來設計。
[0052]本領域的技術人員容易理解，以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種基于憶阻器的聯想記憶電路，其特征在于，用于模擬生物的聯想記憶行為；所述聯想記憶電路包括第一憶阻器Ml、第二憶阻器M2、定值電阻R和運算比較器(105)； 所述第一憶阻器Ml的一端作為所述聯想記憶電路的第一輸入端(101)，所述第一憶阻器Ml的另一端連接至所述運算比較器(105)的第一輸入端； 所述第二憶阻器M2的一端作為所述聯想記憶電路的第二輸入端(102)，所述第二憶阻器M2的另一端連接至所述運算比較器(105)的第一輸入端； 所述定值電阻R的一端連接至所述運算比較器(105)的第一輸入端，所述定值電阻R的另一端接地； 所述運算比較器(105)的第二輸入端用于連接參考電壓，所述運算比較器(105)的輸出端作為所述聯想記憶電路的輸出端(106)； 所述聯想記憶電路的第一輸入端(101)和第二輸入端(102)分別用于接收條件刺激信號和非條件刺激信號，所述聯想記憶電路的輸出端(106)用于輸出反應信號。
2.一種基于憶阻器的聯想記憶電路，其特征在于，用于模擬生物的聯想記憶行為；所述聯想記憶電路包括憶阻器M、第一電阻R1、第二電阻R2和運算比較器(205)； 所述憶阻器M的一端作為所述聯想記憶電路的第一輸入端(201)，所述憶阻器M的另一端連接至所述運算比較器(205)的第一輸入端； 所述第一電阻Rl的一端作為所述聯想記憶電路的第二輸入端(202)，所述第一電阻Rl的另一端連接至所述運算比較器(205)的第一輸入端； 所述第二電阻R2的一端連接至所述運算比較器(205)的第一輸入端，所述第二電阻R2的另一端接地； 所述運算比較器(205)的第二輸入端用于連接參考電壓，所述運算比較器(205)的輸出端作為所述聯想記憶電路的輸出端(206)； 所述聯想記憶電路的第一輸入端(201)和第二輸入端(202)分別用于接收條件刺激信號和非條件刺激信號，所述聯想記憶電路的輸出端(206)用于輸出反應信號。
3.一種基于憶阻器的聯想記憶電路，其特征在于，用于模擬生物的聯想記憶行為；所述聯想記憶電路包括憶阻器M、第一電阻R1、第二電阻R2和運算比較器(307)； 所述第一電阻Rl和所述憶阻器M依次串聯在所述運算比較器(307)的第一輸入端，所述憶阻器M的非串聯連接端作為所述聯想記憶電路的第一輸入端(301)； 所述第一電阻Rl和所述憶阻器M的串聯連接端作為所述聯想記憶電路的第二輸入端(305)； 所述第二電阻R2的一端連接至所述運算比較器(307)的第一輸入端，所述第二電阻R2的另一端接地； 所述運算比較器(307)的第二輸入端用于連接參考電壓，所述運算比較器(307)的輸出端作為所述聯想記憶電路的輸出端(306)； 所述聯想記憶電路的第一輸入端(301)和第二輸入端(305)分別用于接收條件刺激信號和非條件刺激信號，所述聯想記憶電路的輸出端(306)用于輸出反應信號。
4.如權利要求1-3任一項所述的聯想記憶電路，其特征在于，當條件刺激信號先于非條件刺激信號很短或者兩個信號同時輸入時，所述聯想記憶電路形成聯想記憶；當條件刺激信號落后于非條件刺激信號輸入時，所述聯想記憶電路無法形成聯想記憶；當聯想記憶已經形成后，若同時輸入條件刺激信號和非條件刺激信號，當條件刺激信號先于非條件刺激信號很長時間，聯想記憶將被遺忘；若持續單獨輸入條件刺激信號，聯想記憶也將被遺忘。
5.如權利要求1-3任一項所述的聯想記憶電路，其特征在于，所述定值電阻R的阻值近似等于憶阻器低阻阻值。
6.如權利要求1-3任一項所述的聯想記憶電路，其特征在于，所述參考電壓的值根據所施加信號在比較器第一輸入端的電壓值來確定。
7.如權利要求1-3任一項所述的聯想記憶電路，其特征在于，所述憶阻器包括依次電連接的第一電極層(401)、功能材料層(402)和第二電極層(403)。
8.如權利要求7所述的聯想記憶電路，其特征在于，所述功能材料層為氧化物功能材料層 TiOx、TaOx、WOx、CuOx、AlOx、NiOx、HfOx、ZrxO、SiOx、NbOx、VOx 或 GeOx。
9.如權利要求7所述的聯想記憶電路，其特征在于，所述功能材料層為硫系化合物功能材料層 GeSe、 Ag2Se、 Ag2S、 Cu2S、GeSx、Ge2Sb2Te5、 GeTe 或 AgInSbTe。
10.如權利要求7所述的聯想記憶電路，其特征在于，所述功能材料層為鈣鈦礦結構功能材料層 SrTiO3、BaTiO3、 BiFeO3、 CaMnO3、 PrMnO3 或 La0.7Sr0.3ΜnO3。
【文檔編號】H03K19/00GK103580668SQ201310516829
【公開日】2014年2月12日 申請日期:2013年10月28日 優先權日:2013年10月28日
【發明者】繆向水, 李祎, 許磊, 鐘應鵬 申請人:華中科技大學