電路裝置制造方法
【專利摘要】本發明涉及電路裝置。根據一種實施方式提供一種電路裝置，所述電路裝置具有電路，所述電路具有用于第一供電電位的第一接線端和用于第二供電電位的第二接線端，其中所述第一接線端與所述第一供電電位耦合；開關，所述第二接線端可以借助所述開關與所述第二供電電位耦合；電壓源，所述電壓源與所述第二接線端耦合；控制裝置，所述控制裝置被設置用于作為在所述開關閉合的運行模式中對關斷信號的接收的反應而打開所述開關并且隨后控制所述電壓源，使得所述電壓源在所述第一供電電位的方向上改變所述第二接線端的電位。
【專利說明】電路裝置
【技術領域】
[0001 ] 實施例一般涉及電路裝置，例如集成電路。
【背景技術】
[0002]在集成電路中根據應用可能值得想望的是，所述集成電路具有節能模式。除了利用這樣的節能模式應該節省盡可能多的能量的要求外，還可能存在對節能模式的其他要求，例如快速地從節能模式返回到正常運行(例如返回到正常的數據處理運行)、快速地進入節能模式以及在過渡到節能模式和回到正常運行時電流消耗少。值得想望的是提供滿足這樣的要求的電路。
【發明內容】
[0003]根據一種實施方式提供一種電路裝置，該電路裝置具有電路，所述電路具有用于第一供電電位的第一接線端和用于第二供電電位的第二接線端，其中所述第一接線端與第一供電電位耦合；開關，借助該開關所述第二接線端可以與第二供電電位耦合；電壓源，該電壓源與所述第二接線端耦合；和控制裝置，該控制裝置被設置用于作為在所述開關閉合的運行模式中對關斷信號的接收的反應而打開所述開關，并且隨后控制所述電壓源，使得所述電壓源在所述第一供電電位的方向上改變所述第二接線端的電位。
[0004]根據另一種實施方式提供一種電路裝置，該電路裝置具有電路，所述電路具有用于第一供電電位的第一接線端和用于第二供電電位的第二接線端，其中所述第一接線端與第一供電電位耦合；開關，借助該開關所述第二接線端可以與第二供電電位耦合；電壓源，該電壓源與所述第二接線端耦合；和控制裝置，該控制裝置被設置用于作為在所述開關打開的運行模式中對接通信號的接收的反應而控制所述電壓源，使得所述電壓源在所述第二供電電位的方向上改變所述第二接線端的電位，并且隨后閉合所述開關。
【專利附圖】
【附圖說明】
[0005]圖沒有給出實際的尺寸比例，而是應該用于解釋不同實施例的原理。在下文中，參考以下的圖描述不同的實施例。
[0006]圖1示出根據一種實施方式的電路裝置。
[0007]圖2示出根據一種實施方式的電路裝置。
[0008]圖3示出根據一種實施方式的集成電路。
[0009]圖4示出根據一種實施方式的控制裝置。
[0010]圖5示出根據一種實施方式的具有信號、電位和電流變化的圖。
[0011]圖6示出根據一種實施方式的具有信號變化的圖。
[0012]圖7示出根據一種實施方式的具有信號、電位和電流變化的圖。
[0013]圖8示出根據一種實施方式的晶體管裝置。【具體實施方式】
[0014]以下詳細的描述涉及附圖，該附圖示出細節和實施例。詳細地描述這些實施例，使得本領域技術人員可以執行本發明。其他的實施方式也是可能的并且可以在結構、邏輯和電氣方面改變這些實施例，而不偏離本發明的主題。不同實施例不必相互排斥，而是不同實施方式可以被相互組合，從而形成新的實施方式。
[0015]集成(半導體)電路(IC (Integrated Circuit (集成電路)))、諸如被使用在芯片卡上的集成電路可以具有節能模式、諸如數據保持模式(英語Data Retention Mode)、睡眠模式(英語Sle印Mode)或待機模式，在所述節能模式中或利用所述節能模式，“正常的”數據處理模式(英語Data Processing Mode)可以被中斷,其中作為第一要求,在節能模式中，典型地僅允許由電路消耗(aufnehmen)很低的靜態的靜止電流。
[0016]第二要求典型地在于，所述電路在從節能模式返回到數據處理模式后應該可以立即(即僅在短暫的延遲后)再次開始數據處理。
[0017]上述兩個要求典型地完全一般地適用于具有節能模式(例如睡眠模式或待機模式)的集成電路。
[0018]在從數據處理模式轉變到節能模式前，例如在數據路徑寄存器(Datenpfad-Register)和開關機構寄存器(Schaltwerk-Register)中所存儲的信息通過如下方式獲得，即所有這些寄存器中的數據內容被傳輸到其他存儲器電路(如集成在集成電路中的寄存器組或SRAM (Static Random-Access Memory (靜態隨機存取存儲器)))中，而前提條件可能是它們與供電電壓保持連接。在再次開始數據處理模式時，于是這些信息再次被回傳到相應的數據路徑寄存器和開關機構寄存器中。但是這樣的過程的使用典型地導致附加的電路花費以及(并且特別是)導致顯著的時間花費和復雜度增加。
[0019]也可以使用特意構造的數據保持觸發器(Datenhalte-Flip-Flops),該數據保持觸發器針對每個被存儲的位包含具有低泄漏電流的附加觸發器(低漏電閉鎖(Low LeakageLatch, LLL))，被存儲在觸發器內的信息在進入節能模式前被傳輸到該附加觸發器中，并且在再次進入數據處理模式前，該觸發器從附加觸發器取回所述信息。由此可以將在節能模式中的觸發器本身與供電電壓分離，并且僅為所述附加觸發器供應能量，其中可以注意，該附加觸發器僅具有小的泄漏電流，因為其只在節能模式中是至關重要的，并且因此不必滿足關于數據處理速度的速度要求。但是這一方法為了實現所述附加觸發器典型地導致顯著的面積增加以及因此成本增加。
[0020]對節能模式的第三要求可以在于，該電路在從數據處理模式過渡到節能模式中后在很短的時期之內應該具有相對于數據處理模式小很多的靜態的靜止電流。
[0021]這例如可以通過如下方式實現，即在對計算速度的要求相對低和系統頻率因此相對低的情況下，為了實現電路可以使用具有高閾值電壓(英語high Threshold VoltagehVth)的CMOS技術，由此也產生相對低的靜態的靜止電流(其主導部分在于通過截止的nMOS晶體管或pMOS晶體管的指數地依賴于閥值電壓的所謂的溝道泄漏電流)。但對于未來的非接觸式(芯片卡)系統對計算速度的十分嚴格的要求適用，這些要求也使得使用具有較低的閾值電壓(英語regular Threshold Voltage (正常閾值電壓)rVth)的CMOS技術成為必要。這又導致明顯提高的靜態的電流消耗，這要求滿足上述前兩個要求。
[0022]第四要求可以在于，所述電路在從數據處理模式過渡到節能模式期間以及在從節能模式再次過渡回到節能模式期間應該具有分別很小的(準靜態的)電流消耗(例如在毫安范圍之下)。
[0023]第三要求和第四要求例如對于非接觸式系統(例如非接觸式芯片卡)可能是很重要的，因為如果不滿足所述要求，則可能導致系統的功能失誤。例如如果不滿足第三要求，那么這可能導致所述系統的供電電壓在(無線的)無線電能量供應(持續幾微秒的)中斷期間下降至對于系統的正常功能所需的電平之下。例如在非接觸式系統的所謂A類型通信期間必須考慮到能量供應的這樣的中斷。如果不滿足第四要求，即在運行模式過渡期間過大的電流流過，那么這可能導致(例如由芯片卡閱讀器)將由太高的電流消耗所引起的場調制錯誤地解釋為有用信息。
[0024]根據一種實施方式，通過如下方式滿足前兩個要求，即集成在電路中的開關網絡和開關機構(即組合邏輯和順序邏輯)的(盡可能大)的部分高歐姆地可控地與供電電壓(即與正(即高)供電電位VDD和/或與負(即低)供電電位VSS (例如與接地)分離。在此，通過在節能模式中足夠數量的寄存器也與供電電壓保持連接，存儲在電路的所述開關機構寄存器內的信息的至少一部分保持在那里(即在電路的寄存器中)。這些寄存器與所述電路的與供電電壓分離的部分適當地電絕緣，因為否則不受歡迎的和不可控的漏電流將流過這些寄存器的輸入接口。
[0025]根據一種實施方式，基于如圖1和圖2中所示的電路裝置滿足第三要求和第四要求。
[0026]圖1示出根據一種實施方式的電路裝置100。
[0027]所述電路裝置100具有電路101，該電路具有用于第一供電電位103的第一接線端102和用于第二供電電位105的第二接線端104，其中第一接線端102與第一供電電位103耦合。
[0028]此外，所述電路裝置100具有開關106，借助該開關所述第二接線端104可以與第二供電電位105耦合。
[0029]此外，所述電路裝置具有電壓源107和控制裝置108，該電壓源與第二接線端104耦合，該控制裝置被設置用于作為在所述開關106閉合的運行模式中(例如在正常運行模式、例如數據處理模式中)對關斷信號的接收的反應而打開開關(例如以便進入節能模式)，并且隨后控制電壓源107，使得該電壓源在第一供電電位103的方向上改變第二接線端104的電位。
[0030]換句話說，如果電路(其可以是更大的總電路的一部分)應被關斷，即例如應該過渡到節能模式并且為此例如不應該被供應能量，所述電路的供電電位接線端(圖1中的第二接線端)與相應的供電電位(即為所述供電電位接線端提供的供電電位)分離并且所述供電電位接線端被充電到相對的供電電位上(或者至少在相對的供電電位的方向上被充電)。由此可以減小或甚至避免從相對的供電電位通過電路至供電電位接線端的泄漏電流。
[0031]上述的第三要求可因此通過以下方式得以滿足，即控制電壓源，使得在預定的時期內電壓源使第二接線端達到額定值電位值。
[0032]此外，通過在相對的供電電位的方向上對供電電位接線端充電，在此首先流到電路中的電荷可以直觀地隨后再次從電路中流出，從而該電荷可供用于例如在節能模式期間必須繼續被供應能量的其他電路部分。在此意義上，所述電路可被視為用于其他電路部分的充電緩沖器(Ladungs-Puffer)。
[0033]在一種實施方式中，第一供電電位是高供電電位，而第二供電電位是低供電電位。直觀地，在所述實施方式中，低供電電位在節能模式中被去耦。
[0034]所述電路例如具有多個η溝道場效應晶體管，其源極接線端與第二接線端耦合。
[0035]η溝道場效應晶體管的襯底接線端(Substrat-Anschliisse)例如與第二供電電位耦合。
[0036]該電壓源可以通過如下方式在第一供電電位的方向上改變第二接線端的電位，即該電壓源向第二接線端輸送電流，并且控制裝置例如控制電壓源，使得電壓源向第二接線端輸送的電流不超過預定的最大值。
[0037]所述電壓源可以通過如下方式在第一供電電位的方向上改變第二接線端的電位，即該電壓源向第二接線端輸送除了總電流之外的電流，所述總電流從第一供電電位通過電路流到第二接線端。
[0038]根據一種實施方式，電壓源被設置用于向第二接線端輸送電流，該電流大于從第一供電電位通過電路流到第二接線端的總電流。
[0039]根據一種實施方式，第一供電電位是低供電電位，而第二供電電位是高供電電位。直觀地，在所述實施方式中，高供電電位在節能模式中被去耦。
[0040]例如所述電路具有多個ρ溝道場效應晶體管，其源極接線端與第二接線端耦合。
[0041]例如ρ溝道場效應晶體管的襯底接線端與第二供電電位耦合。
[0042]所述電壓源可以通過如下方式在第一供電電位的方向上改變第二接線端的電位，即該電壓源從第二接線端引出電流，并且控制裝置可以控制電壓源，使得電壓源從第二接線端引出的電流不超過預定的最大值。
[0043]所述電壓源可以通過如下方式在第一供電電位的方向上改變第二接線端的電位，即該電壓源從第二接線端引出除了總電流之外的電流，所述總電流從第二接線端通過電路流到第一供電電位。
[0044]例如電壓源被設置用于從第二接線端引出比從第二接線端通過電路流到第一供電電位的總電流更大的電流。
[0045]所述電路例如是芯片卡電路。
[0046]所述電路實現例如存儲器和/或計算器。
[0047]圖2示出根據一種實施方式的電路裝置200。
[0048]所述電路裝置200具有電路201，該電路具有用于第一供電電位203的第一接線端202和用于第二供電電位205的第二接線端204，其中第一接線端202與第一供電電位203耦合。
[0049]此外，所述電路裝置200具有開關206，借助該開關所述第二接線端204可以與第二供電電位205耦合。
[0050]此外，所述電路裝置200具有電壓源207和控制裝置208，該電壓源與第二接線端204耦合，該控制裝置被設置用于作為在所述開關206打開的運行模式中(例如在節能模式中)對接通信號的接收的反應而控制電壓源207，使得該電壓源在第二供電電位205的方向上改變第二接線端204的電位，并且隨后閉合開關206 (例如以便進入正常運行模式、例如數據處理模式)。[0051]換句話說，如果電路(其可以是更大的總電路的一部分)被關斷，即例如在節能模式中并且為此例如不應被供應能量，而且在此情況下因此所述電路的供電電位接線端(圖1中的第二接線端)與相應的供電電位(即為所述供電電位接線端提供的供電電位)分離，應再次被接通，在供電電位接線端與相應的供電電位連接前，供電電位接線端被充電到所述供電電位上(或者至少在所述供電電位的方向上被充電)。由此可以防止在供電電位接線端和供電電位連接時，過高的電流在供電電位接線端和供電電位之間流動(參見上述的第四要求)。
[0052]根據一種實施方式，第一供電電位是高供電電位，而第二供電電位是低供電電位。直觀地，在所述實施方式中，低供電電位在節能模式中被去耦。
[0053]所述電壓源可以通過如下方式在第二供電電位的方向上改變第二接線端的電位，即該電壓源從第二接線端引出電流，并且控制裝置可以控制電壓源，使得電壓源從第二接線端引出的電流不超過預定的最大值。
[0054]根據一種實施方式，第一供電電位是低供電電位，而第二供電電位是高供電電位。直觀地，在所述實施方式中，高供電電位在節能模式中被去耦。
[0055]所述電壓源可以通過如下方式在第二供電電位的方向上改變第二接線端的電位，即該電壓源向第二接線端輸送電流，并且控制裝置可以控制電壓源，使得電壓源向第二接線端輸送的電流不超過預定的最大值。
[0056]與電路裝置100有關地描述的實施方式類似地適用于所述電路裝置200并且相反地也適用。
[0057]在所述電路裝置100和電路裝置200中，可以如下理解開關的功能，即如果打開開關，則第二接線端和第二供電電位退耦，如果閉合開關，則第二接線端與第二供電電位耦合。此外在上下文中，耦合可以被理解為導電連接或直流耦合。
[0058]關斷信號和接通信號例如由其他控制裝置、例如由控制處理器傳輸給控制裝置。
[0059]所述電壓源107、207例如直接地、即不通過電路101、201與第二接線端104、204耦合。換句話說，第二接線端104、204可被視為三個電流分支(或線路分支)匯合(或被聚集在一起)的節點:通向電路101、201的分支；通向電壓源107、207的分支和通向開關106,206的分支。該控制裝置108、208和電壓源107、207例如屬于電路裝置100、200的一部分，該部分不處于節能模式中，即，即使所述電路101、102處于節能模式中，該部分也繼續被供應能量。
[0060]根據一種實施方式，所述電路裝置100和電路裝置200可以被組合，例如控制裝置既具有與電路裝置100有關地描述的功能，也具有與電路裝置200有關地描述的功能。
[0061]下文描述一種實施方式，其中所述電路裝置100和電路裝置200在此意義上被組合，并且其中所述電路是總電路的一部分，該總電路是例如設置在芯片卡上的集成電路的一部分。
[0062]圖3示出根據一種實施方式的集成電路300。
[0063]在這一實例中，所述集成電路300是所謂的雙接口芯片卡的集成電路并且相應地具有非接觸式(無線電)接口 301以及基于接觸的接口 302，這些接口提供供電電位VDD(即高供電電位)。
[0064]所述集成電路300具有第一電路303，該第一電路在節能狀態下被關斷，和第二電路304，該第二電路在節能狀態下不被關斷，而是此外被用于保持所存儲的數據。
[0065]所述第一電路303和第二電路304分別具有VDD接線端308、309，該VDD接線端與VDD耦合。所述第一電路303具有(一個或在此實例中)多個VSS接線端310。每個VSS接線端310與η溝道晶體管(例如NM0S(n溝道金屬氧化物半導體場效應晶體管))312的漏極接線端耦合。η溝道晶體管312的源極接線端與VSS耦合。所述第二電路304具有VSS接線端311，該VSS接線端311與VSS耦合。
[0066]所述第一電路具有例如存儲器電路(例如ROMs (只讀存儲器))、邏輯電路和邏輯數據路徑、時鐘電路等。
[0067]所述第二電路具有例如存儲器電路(例如RAMs (隨機存取存儲器)、寄存器、觸發器)以及應持續被接通的元件。所述第二電路具有控制裝置305，該控制裝置具有VSSS輸出端314，所述VSSS輸出端314與第一電路的VSS接線端310耦合，并具有PW0N_READY輸出端313，該PW0N_READY輸出端313與η溝道場效應晶體管312的柵極耦合。借助VSSS輸出端314，所述控制裝置305可以控制η溝道場效應晶體管312的漏極接線端上的電位，該電位用VSSS (代表“VSS可控的”)表示。借助PW0N_READY輸出端313，所述控制裝置305可以發出PW0N_READY信號(代表“功率接通就緒(power on ready) ”，即接通能量供應)，該PW0N_READY信號的高電平接通η溝道場效應晶體管312，從而所述VSS接線端310與VSS耦合，并且該PW0N_READY信號的低電平關斷η溝道場效應晶體管312，從而使所述VSS接線端310與VSS退耦。所述控制裝置305具有例如第一控制元件306，該控制元件306控制進入節能模式(睡眠模式)以及離開節能模式(也即“喚醒”)，并且通過PW0N_READY輸出端313提供PW0N_READY信號315，并且所述控制裝置305具有第二控制元件307，該控制元件307借助VSSS輸出端314調節VSSS。
[0068]所述第一電路303具有例如多個η溝道場效應晶體管(例如nMOS晶體管)，它們的源極接線端與第一電路303的VSS接線端310連接。η溝道場效應晶體管的襯底接線端(例如Ρ溝槽接線端)例如與VSS耦合。此外，所述第一電路303具有例如多個ρ溝道場效應晶體管(例如pMOS晶體管)，它們的源極接線端與第一電路303的VDD接線端308耦合。P溝道場效應晶體管的襯底接線端(例如η溝槽接線端)例如與VDD耦合。所述第一電路例如以CMOS(互補金屬氧化物半導體)技術實施。例如所有位于節能區域(即在關斷的電路部分內，即在第一電路303內)的CMOS門電路在nMOS晶體管的源極區處不與VSS連接，而是與VSSS連接，而第一電路包含的nMOS晶體管的ρ溝槽(pWell(p講))接線端或ρ襯底(pBulk(p體))接線端例如通過連接316繼續與VSS保持連接。
[0069]在該實例中，第一電路303的關斷(英文Power Gating(功率門控)、即可第一電路303與供電電壓的可控的分離在于將所述第一電路303和下(低)供電電位VSS(例如地)分離。類似地，當然也可以借助可控的上(高)供電電位VDD將電路分離或也可以可控地實施兩個供電電位VSS和VDD，從而可以分離兩個供電電位。如下面所述的，與η溝道晶體管312類似，可以設置例如用于將VDD與第一電路分離的開關，并且第一電路303的一個或多個VDD接線端的電平可以借助與VSSS信號314類似的VDDS信號來控制。
[0070]所述PW0N_READY信號313 (用于控制在VSS和VSSS之間直觀地用作主開關的η溝道晶體管312)和可被視為可控的地電位的電位VSSS由所述控制裝置305(并且在此由第一控制元件306或第二控制元件307)、即可被視為總電路的數據保持區域并且始終(即在節能模式中也)與VDD和VSS連接的第二電路304的一部分提供。
[0071]下文參照圖4更詳細地描述用于產生PW0N_READY或用于調節VSSS的第一控制元件306和第二控制元件307的相互作用。
[0072]圖4示出根據一種實施方式的控制裝置400。
[0073]所述控制裝置400例如與控制裝置305相對應，并具有與第一控制元件306相對應的第一控制元件401和與第二控制元件307相對應的第二控制元件402。
[0074]第一控制元件401發出與PW0N_READY信號315相對應的PW0N_READY信號403，并且第二控制元件402控制電位VSSS。此外，第一控制元件401向第二控制元件提供PWON信號404，并且第二控制元件402向第一控制元件提供PW0N_FB(代表“功率接通反饋(PowerOn Feedback)”)信號 405。
[0075]在圖5中示出了在關斷以及重新接通第一電路303時信號、電位和電流變化的實例。
[0076]圖5不出根據一種實施方式的具有信號、電位和電流變化的圖500。
[0077]在所述圖500中，時間從左向右延伸。從上向下示出了 PWON信號404、PW0N_FB信號405、PW0N_READY信號403、電位VSSS和第一電路的VSS接線端310的充電電流或放電電流的大小的變化，其中在每個信號、電位或電流變化中，各個值都從下向上增大。
[0078]在第一時間點501，通過由第一控制元件401使PWON信號404去激活、即從PWON=I到PWON = O的過渡，實現從數據處理模式到節能模式(例如數據保持模式)的過渡。第二控制元件402立即以PW0N_FB信號405的下降沿對此做出反應，這又通過第一控制元件401導致PW0N_READY信號403的下降沿。同時，于是第二控制元件以將VSSS充電至VDD開始，更確切地說，如充電電流變化中所示，不超過(可調的)最大充電電流1_506，其中具有VSSS和充電電流I (VDD)或放電電流I (VSS)的大小的實線或虛線的時間變化的圖5示例性地示出兩個不同的充電梯度或充電電流的變化。
[0079]在第二時間點502 (在時間AtSME后，其中SME代表“睡眠模式進入”)，VSSS被完全充電至VDD。
[0080]從節能模式返回到數據處理模式的過渡在第三時間點503以從第一控制元件401方面激活PWON信號、即從PWON = O到PWON = I的過渡開始。
[0081]第二控制元件402延遲地在第四時間點504以PW0N_FB信號的上升沿對此做出反應，其中在第三時間點503和第四時間點504之間的延遲是r*AtAWS，其中O < r < I取決于被調節的最大電流，VSSS以該最大電流由VDD被放電至VSS。
[0082]第二控制元件402在此被設置為使得在VSSS已經低于VDD-VSS的確定的部分、例如大約VDD-VSS的20%至25%后于是才出現PW0N_FB信號405的上升沿，并且在這之后，在另一個時間間隔(l_r)*AtAWS (其中AWS代表喚醒序列)過去后，VSSS在第五時間點505已經可靠地達到VSS的水平。
[0083]為此，第一控制元件401可以包含計數器電路，該計數器電路在預定的初始值的情況下以PWON信號404的上升沿被啟動，在預定的方遞增計數直至PW0N_FB信號405的上升沿，并且隨后又向后計數直到預先定義的目標值，在達到目標值時(在第五時間點505)第一控制元件401產生PW0N_READY信號的上升沿(例如針對所述計數器又向后計數直到它的初始值的情況得出r= I / 2)。因此可以確保，在VSSS已經達到VSS的水平后才閉合VSSS主開關(即η溝道場效應晶體管512)，從而通過閉合主開關，由于在VSSS上也許還存在剩余電荷，所以不會出現電流峰值。相反地這意味著，主開關的功能(例如僅僅)在于，在數據處理模式期間將VSSS的水平保持在足夠接近VSS。
[0084]在圖6中示出了在使用計數器的情況下的信號變化。
[0085]圖6不出根據一種實施方式的具有信號變化的圖600。
[0086]與圖500類似，時間從左向右延伸。從上向下示出了例如被用作計數器的時鐘的系統時鐘、PW0N信號404、PW0N_FB信號405、遞增計數信號(其高電平表示計數器當前遞增計數)、遞減計數信號(其高電平表示計數器當前遞減計數)、計數完成信號和PW0N_READY信號403的變化。
[0087]如果激活PW0N信號404，遞增計數信號被激活。在(例如在系統時鐘的下一正時鐘邊沿時)激活PW0N_FB信號405后，遞增計數信號被去激活，并且遞減計數信號被激活。
[0088]例如如果所述計數器已經再次達到計數值零，則激活計數完成信號。作為對此的反應，(例如在系統時鐘的下一正時鐘邊沿時)PW0N_READY信號403被激活。
[0089]隨后使遞減計數信號和計數完成信號去激活。
[0090]通過如借助集成電路300的實例所描述的電路裝置以及所述不同信號的時間特性，下述被實現:
[0091](1)在從數據處理模式過渡到節能模式時，將VSSS盡可能快地(如在預定的最大充電電流的情況下可能的那樣快地)從VSS充電至VDD，這導致第一電路303的最小靜止電流，原因是所有nMOS晶體管(其源極區與VSSS連接)此時基于襯底控制效應(Substratsteuereffekt)而獲得其閾值電壓Vth的最大可能的提高。第一電路303的靜止電流因此實際上僅僅從流經主開關312的溝道泄漏電流(KanalleckstiOm)中產生，該溝道泄露電流僅是在沒有所述措施的情況下將流動的靜止電流的一小部分。簡單地關斷主開關312、即在沒有將VSSS積極地并盡可能快地充電至VDD的情況下將不足以保證在A類型通信期間非接觸式系統的功能，因為在如在這樣的通信中可能出現的、通過無線電接口 301的能量供應的持續幾微秒的中斷期間，過高的電流將從VDD向VSSS的方向流經所有處于第一電路303中的可能的電流路徑，因此VDD將下降到對于正確的功能所需的電平之下。
[0092](2)從節能模式返回到數據處理模式的過渡盡可能快地實現，即VSSS如在預定的最大放電電流的情況下可能的那樣快地從VDD被放電至VSS，其中確保VSSS在接通VSSS主開關的時間點已經可靠地達到VSS的水平，從而通過閉合主開關，由于在VSSS上也許還存在剩余電荷而不出現電流峰值。
[0093](3)處于第一電路303中的寄生電容、特別是nMOS源體電容在從數據處理模式過渡到節能模式時被充電，從而如果在A類型通信期間通過無線電接口 301的能量供應被中斷，那么存儲在寄生電容內的電荷作為緩沖電荷(Pufferladung)可供使用。
[0094]VSSS電位在不超過最大電流的情況下從VDD到VSS的快速放電可以例如通過如下方式完成，即在第二控制元件402中設置多個先后被激活的下拉級(Pull-down-Stufe)，從而總電流總是保持在最大電流以下。
[0095]在圖7中示出了針對三個下拉級的情況的電流變化和VSSS電位變化。
[0096]圖7不出根據一種實施方式的具有信號、電位和電流變化的圖700。
[0097]與圖500相類似，在圖700中，時間從左向右延伸，并且從上向下示出了 PW0N信號404的、PWON_FB信號405的、PWON_READY信號403的、電位VSSS的和第一電路的VSS接線端310的充電電流或放電電流的大小的變化，其中在每個信號、電位或電流變化中，各個值從下向上增大。
[0098]下面僅描述在與第三時間點503相對應的第一時間點701和與第五時間點505相對應的第四時間點704之間的VSSS變化和放電電流(I (VSS))的變化。
[0099]在第一時間點701，只激活第二控制元件402的第一下拉級。在第二時間點702，附加地激活第二控制元件402的第二下拉級。在第三時間點703，附加地激活第二控制元件402的第三下拉級。相應地可以實現放電電流在長時間間隔內保持在最大電流Imax附近并且不超過該最大電流。因此第一電路303的VSS接線端310可以被快速放電，并且VSSS被快速降低至VSS，而不超過允許的最大電流。
[0100]例如根據表格1，可以例如借助兩個控制信號、例如VSSS_F1和VSSS_F0來調節由第二控制元件用于放電的允許的最大電流。
[0101]
【權利要求】
1.電路裝置，具有:電路，所述電路具有用于第一供電電位的第一接線端和用于第二供電電位的第二接線端，其中所述第一接線端與所述第一供電電位耦合:開關，所述第二接線端可以借助所述開關與所述第二供電電位耦合；電壓源，所述電壓源與所述第二接線端耦合；和控制裝置，所述控制裝置被設置用于作為在所述開關閉合的運行模式中對關斷信號的接收的反應而打開所述開關并且隨后控制電壓源，使得所述電壓源在所述第一供電電位的方向上改變所述第二接線端的電位。
2.根據權利要求1所述的電路裝置，其中，所述第一供電電位是高供電電位并且所述第二供電電位是低供電電位。
3.根據權利要求2所述的電路裝置，其中，所述電路具有多個η溝道場效應晶體管，所述多個η溝道場效應晶體管的源極接線端與所述第二接線端耦合。
4.根據權利要求3所述的電路裝置，其中，所述η溝道場效應晶體管的襯底接線端與所述第二供電電位耦合。
5.根據權利要求2至4之一所述的電路裝置，其中，所述電壓源通過如下方式在所述第一供電電位的方向上改變所述第二接線端的電位，即所述電壓源向所述第二接線端輸送電流，以及其中所述控制裝置控制所述電壓源，使得所述電壓源向所述第二接線端輸送的電流不超過預定的最大值。
6.根據權利要求2至5之一所述的電路裝置，其中，所述電壓源通過如下方式在所述第一供電電位的方向上改變所述第二接線端的電位，即所述電壓源向所述第二接線端輸送除了總電流之外的電流，所述總電流從所述第一供電電位通過所述電路流到所述第二接線端。
7.根據權利要求2至6之一所述的電路裝置，其中，所述電壓源被設置用于向所述第二接線端輸送比從所述第一供電電位通過所述電路流到所述第二接線端的總電流更大的電流。
8.根據權利要求1所述的電路裝置，其中，所述第一供電電位是低供電電位并且所述第二供電電位是高供電電位。
9.根據權利要求8所述的電路裝置，其中，所述電路具有多個ρ溝道場效應晶體管，所述多個ρ溝道場效應晶體管的源極接線端與所述第二接線端耦合。
10.根據權利要求9所述的電路裝置，其中，所述ρ溝道場效應晶體管的襯底接線端與所述第二供電電位耦合。
11.根據權利要求8至10之一所述的電路裝置，其中，所述電壓源通過如下方式在所述第一供電電位的方向上改變所述第二接線端的電位，即所述電壓源從所述第二接線端引出電流，并且其中所述控制裝置控制所述電壓源，使得所述電壓源從所述第二接線端引出的電流不超過預定的最大值。
12.根據權利要求8至11之一所述的電路裝置，其中，所述電壓源通過如下方式在所述第一供電電位的方向上改變所述第二接線端的電位，即所述電壓源從所述第二接線端引出除了總電流之外的電流，所述總電流從所述第二接線端通過所述電路流到所述第一供電電位。
13.根據權利要求8至12之一所述的電路裝置，其中，所述電壓源被設置用于從所述第二接線端引出比從所述第二接線端通過所述電路流到所述第一供電電位的總電流更大的電流。
14.根據權利要求1至13之一所述的電路裝置，其中，所述電路是芯片卡電路。
15.根據權利要求1至14之一所述的電路裝置，其中，所述電路實現存儲器。
16.根據權利要求1至15之一所述的電路裝置，其中，所述電路實現計算器。
17.電路裝置，具有: 電路，所述電路具有用于第一供電電位的第一接線端和用于第二供電電位的第二接線端，其中所述第一接線端與所述第一供電電位耦合； 開關，所述第二接線端可以借助所述開關與所述第二供電電位耦合； 電壓源，所述電壓源與所述第二接線端耦合，和 控制裝置，所述控制裝置被設置用于作為在所述開關打開的運行模式中對接通信號的接收的反應而控制電壓源，使得所述電壓源在所述第二供電電位的方向上改變所述第二接線端的電位，并且隨后閉合所述開關。
18.根據權利要求17所述的電路裝置，其中，所述第一供電電位是高供電電位并且所述第二供電電位是低供電電位。
19.根據權利要求18所述的電路裝置，其中，所述電壓源通過如下方式在所述第二供電電位的方向上改變所述第二接線端的電位，即所述電壓源從所述第二接線端引出電流，并且其中所述控制裝置控制所述電壓源，使得所述電壓源從所述第二接線端引出的電流不超過預定的最大值。
20.根據權利要求17所述的電路裝置，其中，所述第一供電電位是低供電電位并且所述第二供電電位是高供電電位。
21.根據權利要求20所述的電路裝置，其中，所述電壓源通過如下方式在所述第二供電電位的方向上改變所述第二接線端的電位，即所述電壓源向所述第二接線端輸送電流，并且其中所述控制裝置控制所述電壓源，使得所述電壓源向所述第二接線端輸送的電流不超過預定的最大值。
【文檔編號】H03K19/14GK103684421SQ201310435387
【公開日】2014年3月26日 申請日期:2013年8月1日 優先權日:2012年8月1日
【發明者】T·屈內蒙德, A·弗羅布萊夫斯基 申請人:英飛凌科技股份有限公司