高速脈沖耦合器的制造方法
【專利摘要】高速脈沖耦合器，屬于數字信號傳輸【技術領域】。實現電容源中多個開關分別具有不同電位和開路壓差同時控制時，各開關的驅動信號與主控制電路之間存在的不同壓差問題。分為四個部分：A部分是用射極恒流源適應輸入輸出之間存在的不同壓差；B部分防止射極恒流源的非正常電流；C部分用電流共點g的作用實現驅動信號電流傳輸；D部分里用電流共點g的電流實現控制信號的輸出。可以作為數字信號隔離傳輸、或在一定條件下代替光耦應用等。
【專利說明】高速脈沖耦合器
【技術領域】
[0001]本技術屬于數字信號傳輸【技術領域】。
【背景技術】
[0002]在電容源的電容矩陣中，驅動開關管的方式需要用隔離驅動方式。要求是速度快、開關波形的上升下降沿要盡量陡峭、延時要一致，另外，由于電容源的開關管是多個一起工作的，每個開關管的驅動電路均要求獨立輸入脈沖，所以驅動電流要盡量小，最好就是可以直接用數字芯片驅動，一是消耗的總功率小，二是可以簡化驅動結構。現有的隔離驅動方式有光耦和變壓器。無源光耦的速度無法滿足電容源對開關波形的要求，開關波形不夠陡峭，延時不一致，測試時由于開關波形的重疊往往造成電容源的效率很低；有源高速光耦可以做到開關波形陡峭，延時一致，但在電容矩陣的開關管驅動中，要在每個開關管的驅動部分引入一個驅動電源非常困難；有源和無源光耦的另一個特點是發射端的二極管電流均不會小于6毫安，當驅動一個開關矩陣時，驅動總電流對控制系統的電源是一個不小的挑戰。變壓器驅動可以做到隔離，但當電容源負載較輕開關波形的時間太長時，造成開關波形的中間部分畸變，驅動不良，二是變壓器的體積較大，還需要做磁場屏蔽，變壓器的開關波形也不夠陡峭。本發明就是為解決電容源中主控制器的開關管的控制數據加載到驅動電路的問題。
【發明內容】
[0003]高速脈沖耦合器的原理圖如圖1，它分為A、B、C、D四個部分，A是恒流源，B是防反壓，C是電流共點，D是驅動輸出。應用條件為:V1點電位高于V2點電位，V3點電位高于V4點電位。下面分別說明各部分工作原理。
[0004]A部分。應用時在整個系統中的連接圖如圖2。當沒有電流15存在時，也就是整個系統沒有第三條支路，同時滿足電位條件V1>V2且E1>E2時，恒流源的狀態是確定的:11=12，13=14，這時也沒有必要使用A部分的恒流結構。但實際應用時，無論是什么系統都存在共地或共電源的情況，圖1中輸入輸出端口中的四個點的電位:V1、V2、V3、V4，任何一個點都可能是最高的也可能是最低的。另外在電容源的驅動中，電容矩陣的開關回路是不止一條的，所以這時的情況變得復雜，圖2中15的電流可以是正電流，也可以是負電流，同時，11=12和13=14不再成立。當加入圖1中所示的導流二極管D1、D2后，圖2中的13、14負電流可以分別被D1、D2限制，這樣整個恒流源的狀態為:圖2中I1、12、13、14只能為正電流，15可正可負。當Il在Rl上的壓降超過Q3的導通電壓時，Q3開始導通，c點的電壓被Q3的集電極抬高，ac兩點間的壓降減小，Ql的基極電流減小，使流過R7的電流和電流13同時減小，起到抑制最大電流的作用。同理流過Q2的基極電流受Q4控制時，流過R7的電流和電流14同樣會減小。流過R7的電流由V1-V2點的壓差和電阻R1、R2、R7共同決定。因為Q3和Q4的存在，Ql和Q2的基極電流并不是相等的，這也使得Ql和Q2的管壓降可以不一致，使恒流源結構可以適應Vl到El點以及E2到V2點的不同壓降的要求，例如Ql和Q2中的任何一只飽和導通而另一只弱導通。恒流源結構限制了輸入到V1、V2點的電流，同時適應了控制系統與開關組之間的不同壓差要求。由于Ql和Q2是共基極電流的(基極限流電阻為R7)，只有Vl與V2的電壓差大于兩個基極-射極電壓時，Ql和Q2才會同時開通，Ql和Q2的基極電流才會存在。Cl和C2是為了開關的上升沿和下降沿更加陡峭設置的:開的瞬間Cl、C2會短路電阻Rl、R2將電流直接加載到Ql和Q2的發射極，使其迅速開通；關的瞬間Cl、C2存儲的電壓變為反壓使Vl至V2之間的開關管Ql、Q2迅速關閉。
[0005]B部分是防止反壓，即限制恒流源負向電流的作用。反壓是由于三極管本身的物理結構造成的，因為三極管等效于兩個反向串聯的PN結。圖2中，當Vl點電壓高于E2點電壓時14為負電流，當Vl點電壓低于El點電壓I1、13為負電流；當V2點電壓低于El點電壓時13為負電流，當V2點電壓高于E2點電壓12、14為負電流。所以需要加入圖1中的二極管D1、D2，防止反壓造成不正常的電流，使恒流源工作不正常。即圖1中的V4點滿足V4>V1時，Dl是反偏截止的，V4〈V2時，D2是反偏截止的。這樣I1、12、13、14就只能為正電流。
[0006]C和D兩個部分要完成三種情況下的驅動功能。依據電流只能由高電位點流向低電位點，所以由應用條件V1>V2以及V3>V4知道，4個點電壓的三種情況為:當V2為最低電壓點時；當￥4為最低電壓點時；iVl、V2所在的系統與V3、V4所在的系統沒有電流聯系時。
[0007]第一種情況是圖1中的V2為電壓最低點，4個點電壓滿足V1>V3>V4>V2或V3>V1>V4>V2或V3>V4>V1>V2，電流方向如圖3，控制電流流向V2。因為共點g在V4點，所以V4點與V1、V2的電壓關系才會影響驅動電流流向。當V4〈V1時，驅動電流12=11+13，這時Q5導通使Q7導通，Q6導通使Q8導通，輸出電流由Q7和Q8的內阻并聯值決定，輸出壓降由Q7和Q8的并聯管壓降決定。當V4>V1時，圖3中的電流Il因為圖1中的Dl反偏而為零。Q5不導通同時也沒有反偏，因為電阻R3將反向漏電流旁路。Q7因為Q5截止而截止，驅動電流只由V4流向f點。此時12 = 13，Q6導通使Q8導通，輸出電流由Q8內阻決定，輸出壓降由Q8管壓降決定。
[0008]第二種情況是圖1中的V4為電壓最低點，4個點電壓滿足V1>V2>V3>V4或V1>V3>V2>V4或V3>V1>V2>V4，電流方向如圖4，控制電流流向V4。圖4中的電流12因為V2>V4導致的圖1中的D2反偏而為零，Q6不導通同時也沒有反偏，因為電阻R4將反向漏電流旁路。Q8因為Q6截止而截止，驅動電流只由e點流向V4。此時Il = 13，Q5導通使Q7導通，輸出電流由Q7內阻決定，輸出壓降由Q7管壓降決定。
[0009]第三種情況實際就是兩個相互隔離的系統的情況，即V1、V2所在的系統與V3、V4所在的系統是完全電流隔離的，4個點電壓只需滿足應用條件V1>V2和V3>V4，控制電流只由Vl流向V2，如圖5。由于兩個系統沒有電流聯系，二極管Dl和D2就不存在反偏的問題，所以此時的電流I I=I2，Q5、Q6均因為正向偏置導通，分別驅動Q7、Q8導通，輸出電流由Q7、Q8的內阻并聯值決定，輸出壓降由Q7、Q8并聯管壓降決定。
[0010]應用參數分析
[0011]最低輸入電壓、最大輸入電流
[0012]如圖6，輸入電流有兩條回路:第一條是射極恒流源的基極回路:Vl-a-c-d-b-V2 ；第二條是射極恒流源的集電極回路:Vl-a-e-g-f-b_V2。Ql、Q2是處于放大狀態，Q3、Q4是處于臨近飽和狀態，Q5、Q6處于開關狀態，DU D2處于開關狀態。最低壓降、最大電流即是三極管的飽和狀態，使用鍺管平均壓降取0.3V，則最低輸入電壓為8個管壓降共2.4V ;兩條支路的電流均取0.2毫安(這個電流足以使鍺三極管飽和)，輸入電流最大為0.4毫安。輸入電壓和輸入電流用5V的數字芯片均可以驅動。
[0013]輸出脈沖建立時間
[0014]如圖1，當V1-V2存在壓差使Q1、Q2開始導通時，射極電阻R1、R2上就開始產生壓降，由于R1、R2是串聯在Q1、Q2的射極的，所以它限制的是輸入整個電路的電流。當R1、R2上的壓降使Q3、Q4導通時，Q3使Ql的基極c點電壓上升向Vl靠近，則Ql的基極-射極電壓Vac下降，使Ql的基極電流減小，控制流入Ql射極的電流進一步增大，達到恒流的目的；同理，在對稱的Q2、Q4組成的恒流結構中，工作原理是一樣的。兩個射極恒流源只在限制最大輸入電流并不是真正的恒流源，所以它們在達到目的的同時不會影響開關建立時間。Q1、Q2集電極與Q5、Q6基極是分別串聯的，當Q5、Q6基極通過電流時，Q7、Q8才會開始導通，只有達到Q7、Q8的飽和電流才會使整個脈沖耦合器的輸出進入開通狀態。同樣只有Q5、Q6完全截止時，輸出管Q7、Q8才會完全截止。所以開關時間完全由Q5、Q6的開關時間決定。
[0015]開通和不開通時的隔離電壓
[0016]如圖1，從輸入端V1、V2到輸出端V3、V4的回路Vl-a_e-g-f-b-V2看出，輸入到輸出的壓差主要由a點至e點和b點至f點的壓差決定。Ql、Q2不開通時，QU Q2的集電極耐壓以及D1、D2的反壓決定輸入到輸出的隔離電壓值；Q1、Q2開通時，Q1、Q2的集電極最大功率決定隔離電壓值。
[0017]輸出端開路電壓
[0018]如圖7，從V3到V4的電壓回路總共有三條:L1、L2、L3。LI回路的耐壓由Q7的集電極-射極耐壓決定，L2回路的耐壓由Q6的集電極-射極耐壓決定，L3回路的耐壓由Q8的集電極-射極耐壓決定。即輸出端開路電壓由Q6、Q7、Q8三只管子中最低集電極-射極耐壓決定。Q5因為共點g的存在其耐壓值不影響V3到V4的開路電壓值。
【專利附圖】
【附圖說明】
[0019]圖1高速脈沖耦合器電路原理圖
[0020]圖2射極恒流源在系統應用時的回路電流圖
[0021]圖3V2為最低電壓點時的驅動電流方向圖
[0022]圖4V4最低電壓點時的驅動電流方向圖
[0023]圖5兩個隔離系統驅動時的電流方向圖
[0024]圖6射極恒流源的電壓降回路和回路電流圖
[0025]圖7輸出端開路時電壓回路圖
[0026]圖8脈沖耦合器在電容源中的應用連接圖
[0027]圖9脈沖耦合器用于兩個系統之間代替光耦使用連接圖
【具體實施方式】
[0028]應用于電容源的驅動系統，作為控制電路加載控制脈沖到開關管驅動電路的隔離脈沖稱合器。
[0029]如“【背景技術】”部分所述，在電容源的控制中，需要的是多個開關管來完成電容矩陣的電能變換，使用脈沖耦合器就可以方便的將控制電路的控制脈沖加載到開關管驅動電路。
[0030]如圖8，脈沖耦合器的輸入的一端并聯接控制系統的電源或地，另一端接數字芯片的輸出，脈沖耦合器的輸出端可以直接并接在開關管的驅動電路輸入上。從開關管到數字芯片的壓差由脈沖耦合器的射極恒流源適應，射極恒流源只通過允許的最大電流，與數字芯片到開關管驅動電路的壓差無關，與壓差的正負極性無關。脈沖耦合器是否有輸出，只取決于脈沖耦合器的輸入端是否有壓差并且滿足應用條件V1>V2、V3>V4，與脈沖耦合器的輸入端是共地還是共電源無關。
[0031]作為脈沖光稱應用
[0032]應用的前提是:脈沖耦合器的漏電流要符合所應用的系統的漏電流要求，因為脈沖耦合器輸入端(V1、V2)和輸出端(V3、V4)存在共點回路時，輸入和輸出之間會有漏電流通過。脈沖耦合器只能作為脈沖傳遞使用，不能作為線性光耦使用，只適合于傳遞數字信號。與光耦一樣，同樣需要滿足應用條件輸入端、輸出端的正向壓降條件及相關耐壓以及驅動電流要求。
[0033]當兩個系統之間傳遞數據存在壓差時，就不能直接傳遞一組數據，需要用光耦完成時，脈沖耦合器便可以方便的代替。它的驅動電流小，不需要高速光耦的輔助電源，而且響應速度中沒有電-光-光-電的轉換時間，它只取決于輸出端的4只串聯的開關管(Q5、Q6、Q7、Q8)的響應時間。如圖9，數字系統I是數據發送端，數字系統2是數據接收端。在系統2中，脈沖耦合器的輸入有一端是并接在一起的，可以接系統I的電源(VI并聯)或地(V2并聯)，供系統I提供驅動電流使用，另一端作為數據的單端輸入端用于系統I發送數據。脈沖耦合器的輸出端也有一端并接在一起，作為接收的公共端，可以接系統2的電源(V3并聯)或地(V4并聯)，提供一個電流用于檢測是否有數據輸入到脈沖耦合器，另一端用于接收數據到控制系統。
【權利要求】
1. 一種由晶體三極管、二極管、電阻、電容構成的脈沖耦合電路，其特征為:脈沖輸入(A部分)的一端(Vl)接有第一恒流源；脈沖輸入(A部分)的另一端(V2)接有第二恒流源；且第一恒流源與第二恒流源之間通過電阻七(R7)連接；二極管一(Dl)的正極接三極管一(Ql)的集電極，二極管一(Dl)的負極接電流共點回路(C部分)的第一點(e點)；二極管二(D2)的負極接三極管二(Q2)的集電極，二極管二(D2)的正極接電流共點回路(C部分)的第二點(f點)；電流共點回路(C部分)的元件(Q5、Q6、R3、R4)以特定的方式在電流共點回路(C部分)的第三點(g點)接在一起；脈沖輸出(D部分)的一端(V3)和脈沖輸出(D部分)的另一端(V4)均按照一定的方式接有三極管和電阻；電流共點回路(C部分)的第三點(g點)與脈沖輸出(D部分)的另一端(V4)接在一起。權利要求中所述“脈沖輸入(A部分)的一端(Vl)接有第一恒流源”其結構為:電阻一(Rl)的一端、電容一(Cl)的一端、三極管三(Q3)的發射極均接在脈沖輸入(A部分)的一端(Vl);電阻一(Rl)的另一端、電容一(Cl)的另一端、三極管三(Q3)的基極、三極管一 (Ql)的發射極均接在脈沖輸入的第一點(a點)；三極管一(Ql)的基極和三極管三(Q3)的集電極均接在脈沖輸入(A部分)的第三點(c點)。
2.權利要求中所述“脈沖輸入(A部分)的另一端(V2)接有第二恒流源”其結構為:電阻二(R2)的一端、電容二(C2)的一端、三極管四(Q4)的發射極均接在脈沖輸入(A部分)的另一端(V2);電阻二(R2)的另一端、電容二(C2)的另一端、三極管四(Q4)的基極、三極管二(Q2)的發射極均接在脈沖輸入的第二點(b點)；三極管二(Q2)的基極和三極管四(Q4)的集電均接在脈沖輸入(A部分)的第四點(d點)。
3.權利要求中所述“且第一恒流源與第二恒流源之間通過電阻七(R7)連接”其連接方式為:電阻七(R7)的一端接在脈沖輸入(A部分)的第三點(c點)，電阻七(R7)的另一端接在脈沖輸入(A部分)的第四點(d點)。
4.權利要求中所述“電流共點回路(C部分)的元件(Q5、Q6、R3、R4)以特定的方式在電流共點回路(C部分)的第三點(g點)接在一起”其連接方式為:電阻三(R3)的一端與三極管五(Q5)的發射極均接在電流共點回路(C部分)的第一點(e點)；電阻四(R4)的一端與三極管六(Q6)的發射極均接在電流共點回路(C部分)的第二點(f點)；電阻三(R3)的另一端、三極管五(Q5)的基極、電阻四(R4)的另一端、三極管六(Q6)的基極均接在電流共點回路(C部分)的第三點(g點)。
5.權利要求中所述“脈沖輸出(D部分)的一端(V3)和脈沖輸出(D部分)的另一端(V4)均按照一定的方式接有三極管和電阻”其連接方式為:三極管七(Q7)的集電極、電阻六(R6)的另一端、三極管八(Q8)的發射極均接在脈沖輸出(D部分)的一端(V3);三極管八(Q8)的集電極、電阻五(R5)的另一端、三極管七(Q7)的發射極均接在脈沖輸出(D部分)的另一端(V4);三極管七(Q7)的基極、電阻五(R5)的一端、三極管五(Q5)的集電極接在一起；三極管八(Q8)的基極、電阻六(R6)的一端、三極管六(Q6)的集電極接在一起。
【文檔編號】H03K17/56GK103475345SQ201310381193
【公開日】2013年12月25日 申請日期:2013年8月20日 優先權日:2013年7月21日
【發明者】不公告發明人 申請人:馬東林