具重置功能的電流型d型鎖存器及其相關電路的制作方法
【專利摘要】一種電流型D型拴鎖器，包括：第一負載元件，連接于電源電壓與節點x之間，節點x上的信號為輸出信號；第二負載元件，連接于電源電壓與節點y之間，節點y上的信號為反相輸出信號；偏壓電流源，連接于節點c與接地電壓之間；第一開關晶體管，連接于電源電壓以及節點c之間，根據反相重置信號而動作；第二開關晶體管，連接于節點x與接地電壓之間，根據重置信號而動作；第一級電路，連接于節點x、節點y與節點c之間，接收輸入信號與反相輸入信號，將輸入信號轉換成為輸出信號，將反相輸入信號轉換為反相輸出信號；以及第二級電路，連接于節點x、節點y與節點c之間，接收輸出信號與反相輸出信號，維持輸出信號與反相輸出信號。
【專利說明】具重置功能的電流型D型鎖存器及其相關電路
【技術領域】
[0001] 本發明為一種D型拴鎖器（D latch)，特別是一種具重置功能的電流型D型拴鎖器 及其相關電路。
【背景技術】
[0002] 請參照圖1其所繪示為已知數字型D型拴鎖器示意圖（digital D latch)。D型 栓鎖器100包括一第一級電路（first stage) 102、第二級電路（second stage) 104與一反 相器（inverter) 106。其中，時鐘信號（CK)輸入第二級電路104的時鐘輸入端（ck2)，而 時鐘信號（CK)經過反相器106成為一反相時鐘信號丨d丨后輸入第一級電路102的時鐘 輸入端（ckl)。其中，第一級電路102與第二級電路104可分別視為一主拴鎖電路（master latching circuit)與一仆掛鎖電路（slavelatching circuit) 〇
[0003] 當時鐘信號（CK)為第一電平（例如低電平）且反相時鐘信號(? )為第二電平 (例如高電平）時，第一級電路102動作而第二級電路104不動作。此時，輸入信號（D)的 邏輯電平由第一級電路102的輸入端（dl)傳遞至第一級電路102的輸出端ql。因此，在時 鐘信號（CK)為第一電平時，輸入信號⑶與第一級電路102的輸出信號（01)具有相同邏 輯電平。
[0004] 當時鐘信號（CK)為第二電平（例如高電平）且反相時鐘信號為第一電平 (例如低電平）時，第一級電路102不動作而第二級電路104動作。此時，不論輸入信號（D) 如何變化，第一級電路102的輸出信號（01)維持在先前的邏輯電平。并且，第一級電路102 的輸出信號（01)再由第二級電路104的輸入端（d2)傳遞至第二級電路104的輸出端q2 進而成為第二級電路104的輸出信號（02)。再者，第二級電路104的輸出信號（02)即為D 型拴鎖器100的輸出信號（Q)。
[0005] 由以上的說明可知，已知數字型D型拴鎖器100的時鐘信號（CK)與輸入信號（D) 為標準邏輯電平。此種已知數字型D型拴鎖器100在時鐘信號（CK)的頻率不高時，可以正 常地運作。然而，當時鐘信號（CK)上升至GHz等級時，數字型D型拴鎖器將無法正常運作。
[0006] 因此，提出一種可高運作并具備重置功能的D型拴鎖器，即是本發明所欲達成的 主要目的。
【發明內容】
[0007] 有鑒于此，本發明提供一種具重置功能的電流型D型拴鎖器，包括：一第一負載元 件，連接于一電源電壓與一節點X之間，該節點X上的信號為一輸出信號；一第二負載元件， 連接于該電源電壓與一節點y之間，該節點y上的信號為一反相輸出信號；一第一級電路， 包括：一第一晶體管、一第二晶體管、以及一第三晶體管，其中，該第一晶體管漏極連接于該 節點X，該第一晶體管柵極接收一反相輸入信號，該第一晶體管源極連接至一節點a ;該第 二晶體管漏極連接至該節點y，該第二晶體管柵極接收一輸入信號，該第二晶體管源極連接 至該節點a ;該第三晶體管漏極連接至該節點a，該第三晶體管柵極接收一反相時鐘信號， 該第三晶體管源極連接至一節點c ;一第二級電路，包括：一第四晶體管、一第五晶體管以 及一第六晶體管，其中，該第四晶體管漏極連接至該節點X，該第四晶體管柵極連接至該節 點y，該第四晶體管源極連接至一節點b ;該第五晶體管漏極連接至節點y，該第五晶體管柵 極連接至該節點X，該第五晶體管源極連接至該節點b ;以及，該第六晶體管漏極連接至該 節點b，該第六晶體管柵極接收一時鐘信號，該第六晶體管源極連接至該節點c ;一偏壓電 流源，連接于該節點c與該接地電壓之間；一第一開關晶體管，連接于該電源電壓以及該節 點c之間，根據一反相重置信號而動作；以及一第二開關晶體管，連接于該節點X與該接地 電壓之間，根據一重置信號而動作。
[0008] 本發明還提供一種具重置功能的電流型D型拴鎖器，包括：一第一負載元件，連接 于一電源電壓與一節點X之間，該節點X上的信號為一輸出信號；一第二負載元件，連接于 該電源電壓與一節點y之間，該節點y上的信號為一反相輸出信號；一偏壓電流源，連接于 一節點c與一接地電壓之間；一第一開關晶體管，連接于該電源電壓以及該節點c之間，根 據一反相重置信號而動作；一第二開關晶體管，連接于該節點X與該接地電壓之間，根據一 重置信號而動作；一第一級電路，連接于該節點X、該節點y與該節點c之間，接收一輸入信 號與一反相輸入信號，并于一反相時鐘信號為一第一電平且該重置信號未動作時，將該輸 入信號轉換成為該輸出信號，將該反相輸入信號轉換為該反相輸出信號；以及一第二級電 路，連接于該節點X、該節點y與該節點c之間，接收該輸出信號與該反相輸出信號，并于一 時鐘信號為該第一電平且該重置信號未動作時，維持該輸出信號與該反相輸出信號。
[0009] 本發明還提供一種電流型D型拴鎖器電路，包括：一第一電流型D型拴鎖器，包 括：一第一負載元件，連接于一電源電壓與一節點xl之間，該節點xl上的信號為一第一輸 出信號；一第二負載元件，連接于該電源電壓與一節點yl之間，該節點yl上的信號為一第 一反相輸出信號；一第一偏壓電流源，連接于一節點cl與一接地電壓之間；一第一開關晶 體管，連接于該電源電壓以及該節點cl之間，根據一反相重置信號而動作；一第二開關晶 體管，連接于該節點xl與該接地電壓之間，根據一重置信號而動作；一第一級電路，連接于 該節點xl、該節點yl與該節點cl之間，接收一第一輸入信號與一第一反相輸入信號，并于 一反相時鐘信號為一第一電平且該重置信號未動作時，將該第一輸入信號轉換成為該第一 輸出信號，將該第一反相輸入信號轉換為該第一反相輸出信號；以及一第二級電路，連接于 該節點xl、該節點yl與該節點cl之間，接收該第一輸出信號與該第一反相輸出信號，并 于一時鐘信號為該第一電平且該重置信號未動作時，維持該第一輸出信號與該第一反相輸 出信號；以及一第二電流型D型拴鎖器，包括：一第三負載元件，連接于該電源電壓與一節 點x2之間，該節點x2上的信號為一第二輸出信號；一第四負載元件，連接于該電源電壓與 一節點y2之間，該節點y2上的信號為一第二反相輸出信號；一第二偏壓電流源，連接于一 節點c2與一接地電壓之間；一第三開關晶體管，連接于該電源電壓以及該節點y2之間，根 據該反相重置信號而動作；一第四開關晶體管，連接于該節點x2與該接地電壓之間，根據 該重置信號而動作；一第一級電路，連接于該節點x2、該節點y2與該節點c2之間，接收一 第二輸入信號與一第二反相輸入信號，并于該時鐘信號為該第一電平且該重置信號未動作 時，將該第二輸入信號轉換成為該第二輸出信號，將該第二反相輸入信號轉換為該第二反 相輸出信號；以及一第二級電路，連接于該節點x2、該節點y2與該節點c2之間，接收該第 二輸出信號與該第二反相輸出信號，并于該反相時鐘信號為該第一電平且該重置信號未動 作時，維持該第二輸出信號與該第二反相輸出信號；其中，該第一輸出信號是作為該第二輸 入信號，該第一反相輸出信號是作為該第二反相輸入信號；以及該第二輸出信號是作為該 第一反相輸入信號，該第二反相輸出信號是作為該第一輸入信號。
[0010] 為了對本發明的上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所 附圖式，作詳細說明如下。
【專利附圖】
【附圖說明】
[0011] 圖1所繪示為已知數字型D型拴鎖器示意圖。
[0012] 圖2所繪示為電流型D型拴鎖器示意圖。
[0013] 圖3所繪示為本發明具重置功能的電流型D型拴鎖器示意圖。
[0014] 圖4所繪示為本發明具重置功能且正緣觸發的電流型D型正反器的信號示意圖。
[0015] 圖5所繪示為本發明具重置功能的電流型D型拴鎖器電路作為除頻電路使用。 [0016] 圖6所繪示為本發明具重置功能的電流型D型拴鎖器電路作為除頻電路使用時的 信號示意圖。
[0017][主要元件標號說明]
[0018] 100 :D型拴鎖器 102、202 :第一級電路
[0019] 104、204 :第二級電路 106 :反相器
[0020] 300 :具重置功能的電流型D型栓鎖器
[0021] 510 :第一電流型D型栓鎖器 520 :第二電流型D型拴鎖器
【具體實施方式】
[0022] 請參照圖2，其所繪示為電流型D型拴鎖器示意圖。電流型D型拴鎖器200包括一 第一級電路202、一第二級電路204、第一負載元件R1、第二負載元件R2以及一偏壓電流源 lb。其中，第一級電路202可視為一緩沖電路（buffering circuit)，而第二級電路204可 視為一栓鎖電路（latching circuit)。
[0023] 第一負載元件R1連接于電源電壓Vdd與節點X之間；而第二負載元件R2連接于 電源電壓Vdd與節點y之間。
[0024] 第一級電路202包括一第一晶體管Ml、第二晶體管M2以及第三晶體管M3。其中， 第一晶體管Ml與第二晶體管M2形成一第一晶體管差動對（MOSdifferential pair)。第一 晶體管Ml漏極連接于節點X，第一晶體管Ml柵極接收反相輸入信號5、第一晶體管Ml源 極連接至節點a ;第二晶體管M2漏極連接至節點y，第二晶體管M2柵極接收輸入信號D、第 二晶體管M2源極連接至節點a ;第三晶體管M3漏極連接至節點a，第三晶體管M3柵極接收 反相時鐘信號、第三晶體管M3源極連接至節點c。再者，節點y上的信號即為電流型拴 鎖器200的反相輸出信號&節點X上的信號即為電流型D型拴鎖器200的輸出信號Q。
[0025] 第二級電路204包括一第四晶體管M4、第五晶體管M5以及第六晶體管M6。其中， 第四晶體管M4與第五晶體管M5形成一第二晶體管差動對，第三晶體管M3與第六晶體管M6 形成一第三晶體管差動對。再者，第四晶體管M4漏極連接至節點X，第四晶體管M4柵極連 接至節點y、第四晶體管M4源極連接至節點b ;第五晶體管M5漏極連接至節點y，第五晶體 管M5柵極連接至節點X、第五晶體管M5源極連接至節點b ;以及，第六晶體管M6漏極連接 至節點b，第六晶體管M6柵極接收時鐘信號CK、第六晶體管M6源極連接至節點c。
[0026] 再者，節點c與接地電壓Gnd之間連接偏壓電流源Ib，且偏壓電流源lb可提供偏 壓電流（bias current)至第一晶體管差動對、第二晶體管差動對以及第三晶體管差動對。
[0027] 根據以上的描述，輸入信號D與反相輸入信號D為電流模式邏輯信號（current mode logical signal，簡稱CML信號）；時鐘信號CK與反相時鐘信號茂為CML信號；輸 出信號Q與反相輸出信號&也為CML信號。舉例來說，上述三個CML信號的高電平為電源 電壓Vdd，低電平為（Vdd-Vdrop)。亦即，當電源電壓Vdd為IV，Vdrop為0. 5V時，則CML信 號的高電平為IV，而低電平為0. 5V。
[0028] 再者，由于上述電流型D型拴鎖器200是利用CML信號運作，因此時鐘信號CK可 到達GHz等級仍舊使得電流型D型拴鎖器200正常運作。以下詳細介紹電流型D型栓鎖器 200于正常操作狀態（normal operation state)下的動作原理：
[0029] 當時鐘信號CK為低電平且茂信號為高電平時，由于第三晶體管M3動作且第六晶 體管M6不動作，將使得第一級電路202動作，第二級電路204不動作。假設此時輸入信號 D為低電平且反相輸入信號萬信號為高電平，則第一晶體管Ml動作而第二晶體管不動作， 所以輸出信號Q為低電平且反相輸出信號為高電平。換句話說，在時鐘信號CK為低電平 時，第一級電路202動作并傳送（pass)低電平的輸入信號D，使得第一級電路202產生低電 平的輸出信號Q。
[0030] 當時鐘信號CK為高電平且&信號為低電平時，由于第三晶體管M3不動作且第六 晶體管M6動作，將使得第一級電路202不動作，第二級電路204動作。由于第一級電路202 產生的輸出信號Q為低電平且反相輸出信號0為高電平，因此第四晶體管M4與第五晶體管 M5進行栓鎖的動作，將使得輸出信號Q維持在低電平且反相輸出信號g維持在高電平。換 句話說，在時鐘信號CK為高電平時，第二級電路204動作并產生低電平的輸出信號Q。
[0031] 當電流型D型栓鎖器在高速運作時，尤其是運用于并列數據總線（parallel data bus)傳輸時，由于信號歪斜（skew)的問題嚴重，因此需要具備重置功能來讓所有的電路同 步（synchronize the circuit)〇
[0032] 請參照圖3,其所繪示為本發明具重置功能的電流型D型拴鎖器示意圖。具重置功 能的電流型D型拴鎖器300包括一第一級電路202、一第二級電路204、一第一負載元件R1、 一第二負載兀件R2、一偏壓電流源lb、一第一開關晶體管Mswl與一第二開關晶體管Msw2。 其中，第一級電路202、第二級電路204、第一負載元件R1、第二負載元件R2與偏壓電流源 lb皆與圖2完全相同，因此其元件之間的連接關系不再贅述。
[0033] 本發明具重置功能的電流型D型拴鎖器300還包括：第一開關晶體管Mswl源極 連接于電源電壓Vdd，漏極連接于節點c，柵極接收反相重置信號瓦；以及，第二開關晶體管 Msw2源極連接于接地電壓Gnd，漏極連接于節點x，柵極接收重置信號R。其中，重置信號R 與反相重置信號互是操作于電源電壓Vdd與接地電壓Gnd之間；再者，第一開關晶體管Mswl 為P型晶體管，第二開關晶體管Msw2為N型晶體管。
[0034] 根據本發明的實施例，于正常操作狀態時，重置信號R為低電平且反相重置信號 Λ為高電平。于重置狀態時，重置信號R為高電平反相重置信號互為低電平。
[0035] 于正常操作狀態時，重置信號R不動作（亦即重置信號R為低電平且反相重置信 號云為高電平）。此時，第一開關晶體管Mswl以及第二開關晶體管Msw2皆關閉（turn off)， 因此具重置功能的電流型D型拴鎖器300的操作原理與圖2完全相同，不再贅述。
[0036] 于重置狀態時，重置信號R動作（亦即重置信號R為高電平且反相重置信號R為 低電平）。此時，第一開關晶體管Mswl以及第二開關晶體管Msw2皆開啟（turn on)。
[0037] 由于第一開關晶體管Mswl開啟，將使得節點c的電壓拉升（pull up)至電源電壓 Vdd，因此將造成第三晶體管M3與第六晶體管M6關閉，使得第一級電路202與第二級電路 204無法運作，亦即此時時鐘信號CK與反相時鐘信號·^皆無法控制第一級電路202與第 二級電路204。
[0038] 此時，節點y經由第二負載元件R2被拉升至電源電壓Vdd，亦即反相輸出信號g為 電源電壓Vdd。同時，由于第二開關晶體管M2開啟，所以節點X的電壓被下拉（pull down) 至接地電壓Gnd，亦即輸出信號Q為接地電壓Gnd。
[0039] 請參照圖4,其所繪示為本發明具重置功能且正緣觸發的電流型D型拴鎖器的信 號示意圖。由圖中可知，在4ns之前為重置狀態，此時重置信號R動作（高電平IV)。使得 輸出信號Q為接地電壓Gnd，反相輸出信號為電源電壓Vdd。于4ns之后為正常操作狀態， 此時輸出信號Q相同于輸入信號D ;反相輸出信號g相同于反相輸入信號D。
[0040] 再者，將組合二個D型栓鎖器串接可以形成除頻器（frequency divider)。請參 照圖5,其所繪示為本發明具重置功能的電流型D型拴鎖器電路。該電路是由二個電流型D 型栓鎖器510、510所組合而成的除頻器。其中，第一輸出信號Q1是作為第二輸入信號D2 ; 第一反相輸出信號01是作為第二反相輸入信號/)2。再者，第二輸出信號Q2是作為第一反 相輸入信號;第二反相輸出信號是作為第一輸入信號D1。
[0041] 第一電流型D型拴鎖器510與圖3的電路結構完全相同，不再贅述。第二電流型 D型拴鎖器520除了具備圖2所示的電路結構之外，還包括：一第三開關晶體管Msw3,其源 極連接于電源電壓Vdd，漏極連接于節點y2,柵極接收反相重置信號互；以及一第四開關晶 體管Msw4,其漏極連接于節點x2,源極連接于接地電壓Gnd，柵極接收重置信號R。其中，第 三開關晶體管Msw3為P型晶體管，第四開關晶體管Msw4為N型晶體管。
[0042] 于正常操作狀態時，重置信號R不動作（亦即重置信號R為低電平且反相重置信 號i?為商電平）。此時，第一開關晶體管Mswl、第_開關晶體管Msw2、第二晶體管開關Msw3、 與第四開關晶體管Msw4皆關閉，因此除頻器可正常運作。
[0043] 于重置狀態時，重置信號R動作（亦即重置信號R為高電平且反相重置信號Λ為 低電平）。此時，第一開關晶體管Mswl，第二開關晶體管Msw2,第三晶體管開關Msw3,與第 四開關晶體管Msw4皆開啟。
[0044] 由于第一開關晶體管Mswl開啟，將使得節點cl的電壓拉升至電源電壓Vdd，因此 將造成晶體管M13與晶體管M16關閉，第一電流型D型拴鎖器510無法運作。因此，第一反 相輸出信號（/1為電源電壓Vdd。由于第二開關晶體管Msw2開啟，第一輸出信號Q1為接地 電壓Gnd。
[0045] 再者，由于第三開關晶體管Msw3開啟，將使得節點y2的電壓拉升至電源電壓Vdd， 使得第二反相輸出信號運為電源電壓Vdd。由于第四開關晶體管Msw4開啟，第二輸出信 號Q2為接地電壓Gnd。
[0046] 請參照圖6,其所繪示為本發明具重置功能的電流型D型拴鎖器電路作為除頻電 路的信號示意圖。由圖中可知，在4ns之前為重置狀態，此時重置信號R動作（高電平IV)。 使得第二輸出信號Q2為接地電壓Gnd，第二反相輸出信號為電源電壓Vdd。于4ns之后 為正常操作狀態，此時第二輸出信號Q2的頻率為時鐘信號CK頻率的1/2 ;同理，第二反相 輸出信號運的頻率為反相時鐘信號@頻率的1/2。
[0047] 綜上所述，本發明的優點是提出一種重置功能的電流型D型拴鎖器及其相關電 路，其可正常操作于GHz等級以上，并具備重置功能。因此，可以運用于并列數據總線的傳 輸，并解決信號歪斜的問題。
[〇〇48] 綜上所述，雖然本發明已以較佳實施例揭露如上，然其并非用以限定本發明。本發 明所屬【技術領域】中具有通常知識者，在不脫離本發明的精神和范圍內，當可作各種的更動 與潤飾。因此，本發明的保護范圍當視所附的權利要求范圍所界定者為準。
【權利要求】
1. 一種電流型D型拴鎖器，包括： 一第一負載元件，連接于一電源電壓與一節點X之間，該節點X上的信號為一輸出信 號； 一第二負載元件，連接于該電源電壓與一節點y之間，該節點y上的信號為一反相輸出 信號； 一第一級電路，包括：一第一晶體管、一第二晶體管以及一第三晶體管，其中，該第一晶 體管漏極連接于該節點X，該第一晶體管柵極接收一反相輸入信號，該第一晶體管源極連接 至一節點a ;該第二晶體管漏極連接至該節點y，該第二晶體管柵極接收一輸入信號，該第 二晶體管源極連接至該節點a ;該第三晶體管漏極連接至該節點a，該第三晶體管柵極接收 一反相時鐘信號，該第三晶體管源極連接至一節點c ; 一第二級電路，包括：一第四晶體管、一第五晶體管以及一第六晶體管，其中，該第四晶 體管漏極連接至該節點X，該第四晶體管柵極連接至該節點y，該第四晶體管源極連接至一 節點b ;該第五晶體管漏極連接至節點y，該第五晶體管柵極連接至該節點X，該第五晶體管 源極連接至該節點b ;以及，該第六晶體管漏極連接至該節點b，該第六晶體管柵極接收一 時鐘信號，該第六晶體管源極連接至該節點c ; 一偏壓電流源，連接于該節點c與該接地電壓之間； 一第一開關晶體管，連接于該電源電壓以及該節點c之間，根據一反相重置信號而動 作；以及 一第二開關晶體管，連接于該節點X與該接地電壓之間，根據一重置信號而動作。
2. 根據權利要求1所述的電流型D型拴鎖器，其中，該第一開關晶體管為一 P型晶體 管，該P型晶體管源極連接至該電源電壓，該P型晶體管漏極連接至節點c，該P型晶體管柵 極接收該反相重置信號。
3. 根據權利要求1所述的電流型D型拴鎖器，其中，該第二開關晶體管為一 N型晶體 管，該N型晶體管源極連接至該接地電壓，該N型晶體管漏極連接至節點X，該N型晶體管柵 極接收該重置信號。
4. 一種電流型D型拴鎖器，包括： 一第一負載元件，連接于一電源電壓與一節點X之間，該節點X上的信號為一輸出信 號； 一第二負載元件，連接于該電源電壓與一節點y之間，該節點y上的信號為一反相輸出 信號； 一偏壓電流源，連接于一節點C與一接地電壓之間； 一第一開關晶體管，連接于該電源電壓以及該節點C之間，根據一反相重置信號而動 作； 一第二開關晶體管，連接于該節點X與該接地電壓之間，根據一重置信號而動作； 一第一級電路，連接于該節點X、該節點y與該節點c之間，接收一輸入信號與一反相輸 入信號，并于一反相時鐘信號為一第一電平且該重置信號未動作時，將該輸入信號轉換成 為該輸出信號，將該反相輸入信號轉換為該反相輸出信號；以及 一第二級電路，連接于該節點X、該節點y與該節點c之間，接收該輸出信號與該反相輸 出信號，并于一時鐘信號為該第一電平且該重置信號未動作時，維持該輸出信號與該反相 輸出信號。
5. 根據權利要求第4所述的電流型D型拴鎖器，其中，該第一開關晶體管為一 P型晶體 管，該P型晶體管源極連接至該電源電壓，該P型晶體管漏極連接至節點c，該P型晶體管柵 極接收該反相重置信號。
6. 根據權利要求4所述的電流型D型拴鎖器，其中，該第二開關晶體管為一 N型晶體 管，該N型晶體管源極連接至該接地電壓，該N型晶體管漏極連接至節點X，該N型晶體管柵 極接收該重置信號。
7. -種電流型D型拴鎖器電路，包括： 一第一電流型D型拴鎖器，包括：一第一負載元件，連接于一電源電壓與一節點xl之 間，該節點xl上的信號為一第一輸出信號；一第二負載元件，連接于該電源電壓與一節點 yl之間，該節點yl上的信號為一第一反相輸出信號；一第一偏壓電流源，連接于一節點cl 與一接地電壓之間；一第一開關晶體管，連接于該電源電壓以及該節點cl之間，根據一反 相重置信號而動作；一第二開關晶體管，連接于該節點xl與該接地電壓之間，根據一重置 信號而動作；一第一級電路，連接于該節點xl、該節點yl與該節點cl之間，接收一第一輸 入信號與一第一反相輸入信號，并于一反相時鐘信號為一第一電平且該重置信號未動作 時，將該第一輸入信號轉換成為該第一輸出信號，將該第一反相輸入信號轉換為該第一反 相輸出信號；以及一第二級電路，連接于該節點xl、該節點yl與該節點cl之間，接收該第 一輸出信號與該第一反相輸出信號，并于一時鐘信號為該第一電平且該重置信號未動作 時，維持該第一輸出信號與該第一反相輸出信號；以及 一第二電流型D型拴鎖器，包括：一第三負載元件，連接于該電源電壓與一節點X2之 間，該節點X2上的信號為一第二輸出信號；一第四負載元件，連接于該電源電壓與一節點 y2之間，該節點y2上的信號為一第二反相輸出信號；一第二偏壓電流源，連接于一節點c2 與一接地電壓之間；一第三開關晶體管，連接于該電源電壓以及該節點y2之間，根據該反 相重置信號而動作；一第四開關晶體管，連接于該節點χ2與該接地電壓之間，根據該重置 信號而動作；一第一級電路，連接于該節點x2、該節點y2與該節點c2之間,接收一第二輸 入信號與一第二反相輸入信號，并于該時鐘信號為該第一電平且該重置信號未動作時，將 該第二輸入信號轉換成為該第二輸出信號，將該第二反相輸入信號轉換為該第二反相輸出 信號；以及一第二級電路，連接于該節點x2、該節點y2與該節點c2之間，接收該第二輸出 信號與該第二反相輸出信號，并于該反相時鐘信號為該第一電平且該重置信號未動作時， 維持該第二輸出信號與該第二反相輸出信號； 其中，該第一輸出信號是作為該第二輸入信號，該第一反相輸出信號是作為該第二反 相輸入信號；以及，該第二輸出信號是作為該第一反相輸入信號，該第二反相輸出信號是作 為該第一輸入信號。
8. 根據權利要求第7所述的電流型D型拴鎖器，其中，該第一開關晶體管為一 P型晶體 管，該P型晶體管源極連接至該電源電壓，該P型晶體管漏極連接至節點cl，該P型晶體管 柵極接收該反相重置信號。
9. 根據權利要求7所述的電流型D型拴鎖器，其中，該第二開關晶體管為一 N型晶體 管，該N型晶體管源極連接至該接地電壓，該N型晶體管漏極連接至節點xl，該N型晶體管 柵極接收該重置信號。
10. 根據權利要求第7所述的電流型D型拴鎖器，其中，該第三開關晶體管為一 P型晶 體管，該P型晶體管源極連接至該電源電壓，該P型晶體管漏極連接至節點y2,該P型晶體 管柵極接收該反相重置信號。
11. 根據權利要求7所述的電流型D型拴鎖器，其中，該第四開關晶體管為一 N型晶體 管，該N型晶體管源極連接至該接地電壓，該N型晶體管漏極連接至節點x2,該N型晶體管 柵極接收該重置信號。
【文檔編號】H03K19/094GK104065372SQ201310329470
【公開日】2014年9月24日 申請日期:2013年7月31日 優先權日:2013年3月22日
【發明者】楊財銘, 陳彥中, 李易霖, 徐仁泰 申請人:創意電子股份有限公司, 臺灣積體電路制造股份有限公司