用于開關電容電路的系統和方法
【專利摘要】本發明涉及用于開關電容電路的系統和方法。在實施例中，電路包括正向路徑電路，所述正向路徑電路具有：放大器；自動調零開關，其被耦合在所述放大器的輸入端與所述放大器的輸出端之間；第一斬波電路，其具有耦合到所述正向路徑電路的輸入端的輸入端和耦合到所述放大器的所述輸入端的輸出端；以及第二斬波電路，其具有耦合到所述放大器的所述輸出端的輸入端和耦合到所述正向路徑電路的輸出端的輸出端。所述電路進一步包括反饋電路，所述反饋電路具有：反饋開關；反饋電容器，其包括耦合到所述放大器的輸出端的第一端；第三斬波電路，其被耦合在所述正向路徑電路的所述輸入端與反饋開關的第一端之間；以及第四斬波電路，其被耦合在所述反饋開關的第二端與所述反饋電容器的第二端之間。
【專利說明】用于開關電容電路的系統和方法
【技術領域】
[0001]本發明一般地涉及半導體電路和方法，并且更特別地涉及一種用于開關電容電路的系統和方法。
【背景技術】
[0002]模擬至數字轉換器被普遍地用在范圍從諸如傳感器接口之類的低頻應用到諸如用于有線和無線通信系統的A/D轉換器之類的高頻應用的許多應用中。一個通用A/D架構是使用Σ-Λ (sigma delta)調制器的過采樣A/D轉換器。Σ-Λ調制器通常是在正向路徑中包括一個或多個積分器后面是低分辨率量化器的反饋回路，積分器輸出被從輸入中減去以形成誤差信號。能夠具有低至一比特分辨率的量化器輸出然后使用數字抽取器來抽取以產生多比特輸出。
[0003]Σ-Δ調制器的眾所周知的屬性中的一個是調制器的量化噪聲由回路來整形，這相對于具有相同量化器分辨率的尼奎斯特(Nyquist)速率A/D轉換器在信噪比方面產生巨大改進。例如，在PCM A/D轉換器中，頻率每翻一倍在SNR方面產生3 dB改進。然而，在Σ-Λ轉換中，頻率每翻一倍理想地將A/D轉換器的SNR改進約(6L + 3) dB，其中L是Σ-Δ調制器的階。同樣地，Σ-Λ調制器能夠為音頻和低頻應用提供大大超過100 dB的SNR。
[0004]實現Σ-Λ A/D轉換器的一個通用方式是通過使用開關電容電路。在其最基本的級別，開關電容電路在電荷域中通過對電容器上的電荷采樣來執行模擬信號處理。CMOS工藝特別適合于這樣的電路。通過使用反饋放大器、開關器件以及比例電容器的組合，即使在存在大量絕對分量值變化的情況下也可以精確地表示包括用于Σ-Λ調制器的積分器的各種采樣的模擬傳遞函數。
[0005]相對于低頻和DC應用，基于開關電容器的Σ-Δ A/D轉換器造成關于噪聲和偏移的幾個問題。雖然Σ-Λ調制器的過采樣性質通過跨越較高帶寬傳播這個噪聲而減少了開關的kT/C熱噪聲的影響，但是低頻閃爍噪聲和偏移的問題仍然存在。諸如相關雙采樣之類的開關電容器技術可以被用來減輕這些影響；然而，隨著轉換器的有效分辨率提高，二階效應開始限制A/D轉換器的有效分辨率。
【發明內容】
[0006]依照實施例，電路包括正向路徑電路，所述正向路徑電路具有放大器；自動調零開關，其被耦合在所述放大器的輸入端與所述放大器的輸出端之間；第一斬波電路，其具有耦合到所述正向路徑電路的輸入端的輸入端和耦合到所述放大器的所述輸入端的輸出端；以及第二斬波電路，其具有耦合到所述放大器的所述輸出端的輸入端和耦合到所述正向路徑電路的輸出端的輸出端。所述電路進一步包括反饋電路，所述反饋電路具有:反饋開關；反饋電容器，其包括耦合到所述放大器的輸出端的第一端；第三斬波電路，其被耦合在所述正向路徑電路的所述輸入端與所述反饋開關的第一端之間；以及第四斬波電路，其被耦合在所述反饋開關的第二端與所述反饋電容器的第二端之間。
[0007]本發明的一個或多個實施例的細節在下面在附圖和描述中被闡述。本發明的其他特征、目的以及優點從描述和圖中并且從權利要求中將是顯而易見的。
【專利附圖】
【附圖說明】
[0008]為了更徹底地理解本發明及其優點，現在對結合附圖進行的以下描述進行參考，在附圖中:
圖la-c圖示了根據本發明的實施例的開關電容積分器、它關聯的定時圖以及時鐘相位發生器；
圖2a_b圖示了實施例斬波器及其關聯的開關的原理圖；以及 圖3圖示了另外的實施例開關電容積分器。
[0009]除非以其他方式指示否則不同圖中的對應數字和符號通常指代對應部分。圖被繪制來清楚地圖示優選實施例的相關方面并且未必按比例繪制。為了更清楚地圖示某些實施例，指示相同結構、材料或過程步驟的變化的字母可以緊跟圖號之后。
【具體實施方式】
[0010]在下面詳細地討論目前優選的實施例的構成和使用。然而，應該了解的是，本發明提供了能夠以各種各樣的特定上下文體現的許多適用的發明構思。所討論的特定實施例僅說明用來構成和使用本發明的特定方式，并且不限制本發明的范圍。
[0011]將相對于特定上下文中的實施例即開關電容積分器來對本發明進行描述。本發明的實施例不限于開關電容積分器，并且還可以被應用于其他開關電容電路結構以及其他類型的電路。
`[0012]在本發明的實施例中，實施例開關電容積分器結構通過利用相關雙采樣技術和斬波器穩定技術兩者以便減少低頻噪聲和DC偏移的影響來解決DC偏移和低頻噪聲的問題。在本發明的實施例中，實施例開關電容積分器與對放大器的偏移和低頻噪聲進行采樣并且從積分信號中減去采樣噪聲的交叉耦合開關電容輸入網絡相結合地使用自動調零放大器。此外，第一對斬波電路被用來減少來自自動調零放大器內的自動調零電路的不對稱電荷注入的影響，以及第二對斬波電路用來減少來自與開關電容積分器的反饋電容器串聯的開關的不對稱電荷注入的影響。
[0013]圖1a圖示了依照本發明的實施例的開關電容積分器100。開關電容積分器100包括輸入開關網絡103、串聯輸入電容器Cla和Clb、斬波器穩定自動調零放大器107、斬波器穩定反饋網絡105以及積分電容器C2a和C2b。
[0014]在實施例中，差分輸入(Vinp-Vinm)的積分以差分輸出(Voutp-Voutm)產生。差分輸出遍及差分輸入的傳遞函數是:
Fw...-2(7
。
[0015]在實施例中，輸入開關網絡103由開關111、113、115以及117組成。當Φ1(1在操作的延遲第一相位期間被斷言(assert)時形成非反相輸入路徑的開關111和117是活動的，而當Φ 2d在操作的延遲第二相位期間被斷言時形成反相輸入路徑的開關113和115是活動的。在替換實施例中，當Φ 2d被斷言時形成非反相輸入路徑的開關111和117是活動的，而當Φ1(1被斷言時開關113和115是活動的。在另外的替換實施例中，可以使用其他輸入開關結構。在替換實施例中，開關113與115的左邊可以從Vinp和Vinm斷開并且被一起重新連接到輸入共模電壓。
[0016]斬波器穩定自動調零放大器107包括耦合在斬波電路108和110之間的差分放大器102。當Φ I被斷言時耦合在放大器102的輸入端與輸出端之間的自動調零開關116和118在操作的第一相位期間被激活。在實施例中，放大器102使用差分放大器實現。在一些實施例中，可以使用具有共模反饋的全差分放大器。在實施例中，當Φο?ιορ被斷言時斬波電路108和110的極性在斬波相位期間是非反相的，而當Φ chop未被斷言時是反相的。替換地，當Φ(Λορ被斷言時斬波電路108和110的極性在斬波相位期間可能是反相的，而當(tchop未被斷言時為非反相的。
[0017]斬波器穩定反饋網絡105包括耦合在斬波電路104和106之間的反饋開關112和114。在實施例中，當Φ chop被斷言時斬波電路104和106的極性在斬波相位期間是非反相的，而當Φ chop未被斷言時是反相的。替換地，當Φ chop被斷言時斬波電路104和106的極性在斬波相位期間可能是反相的，而當Φ?ορ未被斷言時為非反相的。
[0018]圖1b圖示了可以被用來操作圖1a的開關電容積分器100的示例定時圖。在實施例中，相位Φ1和Φ 2是非重疊時鐘相位，而相位φ1(1和Φ 2d是非重疊時鐘相位Φ1和Φ2的延時版本。相位Φ I和Φ2可以由提供時限(time period) 122的死區的非重疊時鐘發生器來生成。在實施例中，Φ1和Φ 2的斷言之間的這個死區幫助確保電荷在相位Φ1和Φ2的斷言之間的轉變期間不丟失。
[0019]在實施例中，Φ1 與Φ Id之間的延時由時限124來指定，而Φ2與Φ 2d之間的延時由時限126來指定。
[0020]在實施例中，斬波信號C^chop在其中Φ1是活動的時間期間被斷言和去斷言。雖然為了便于說明圖1b示出了 Φ?ορ活動持續Φ I的三個連續周期，但應該理解的是，(tchop可以被斷言持續任何數目的連續周期。在一些實施例中，<tchop以其中<i)chop被斷言持續與它被去斷言相同數目的連續周期的50%占空比操作。當斬波器108在這個時間期間遭受狀態改變時，所注入的任何電荷被經由開關116和118耦合到其輸入端的放大器102的輸出端吸收。同樣地，來自斬波器110的任何電荷注入將產生可忽略誤差，因為來自斬波器110的任何注入的電荷還將被放大器102的輸出端吸收。當斬波器104遭受轉變時，所注入的任何電荷還將經由斬波器108以及開關116和118被放大器102吸收。相對于斬波器106，注入到電容器C2a和C2b中的任何誤差電荷對偏移產生可忽略的影響，因為ΦΛορ的頻率比Φ I和Φ 2的頻率低得多。例如，在一個實施例中，Φ I和Φ2在約50ΚΗζ的頻率下操作，同時Φ chop在該頻率的1/50 (l/50th)約I KHz下操作。替換地，可以使用Φ I和Φ 2的頻率與C^chop的頻率的其他采樣速率和比率。
[0021]圖1c圖示了可以被用來基于時鐘信號Clk來產生Φ1、Φ1(1、Φ2以及Φ2(1的時鐘相位的非重疊時鐘發生器160。在實施例中，時鐘發生器160具有以交叉耦合SR鎖存配置布置的與非(NAND)門162及170和反相器164、166、172及174。反相器168為與非門170提供反相時鐘。在實施例中，相位Φ Id被從Φ I延遲了反相器164和166的延時。同樣地，相位Φ2(1被從Φ2延遲了反相器172和174的延時。應該理解的是，時鐘發生器160僅僅是許多可能的實施例時鐘發生器中的一個。在替換實施例中，可以使用邏輯上等效的或另外的其他拓撲。在實施例中，Φ chop可以例如使用具有耦合到Φ I的輸入端的時鐘分頻器來生成。
[0022]圖2a圖示了可以被例如用于圖1a中示出的斬波電路104、106、108以及110的實施例斬波電路130。在實施例中，斬波電路130包括非反相信號路徑開關132及138和反相信號路徑開關134及136。在實施例中，當Φ ch是活動的時非反相路徑開關132和138閉合，而當Ctchb是活動的時反相信號路徑開關134和136是活動的。在實施例中，Φ(Λ和Φ chb使用反相器152和154來生成。替換地，Φ(Λ和C^chb可以使用不同的邏輯來生成。在一些實施例中，反相器152和154可以存在于每個斬波器單元中，然而在其他實施例中，可以全局地或者針對多個斬波器單元來生成Φ(Λ和(tchb。
[0023]在其中使用CMOS工藝實現的實施例中，開關可以使用NMOS器件140、PMOS器件142和/或由NMOS器件146和PMOS器件148組成的CMOS傳輸門148來實現。替換地，可以在其他實施例中使用利用例如其他工藝類型的其他開關結構。
[0024]圖3圖示了其中開關使用NMOS晶體管來實現的實施例開關電容積分器300。在這里，輸入開關網絡使用非反相路徑中的NMOS器件302及308和反相路徑中的NMOS器件304及306來實現。斬波器穩定自動調零放大器使用全差分放大器302以及作為自動調零開關的NMOS器件318和320來實現。在放大器302的輸入端處的第一斬波器360使用NMOS器件310、312、314以及316來實現，而第二斬波器362使用NMOS器件322、324、326以及328來實現。在反饋路徑中，電容器C2a和C2b作為積分電容器并且NMOS器件334和344充當反饋電容器開關。反饋開關334和344被耦合在由非反相路徑中的NMOS器件330及342和反相路徑中的NMOS器件332及340組成的第三斬波器364之間；并且耦合到由非反相路徑中的NMOS器件336及348和反相路徑中的NMOS器件338及346組成的第四斬波器366。
[0025]在實施例中，開關電容積分器300的操作在自動調零開關318和320經由Φ I而閉合時開始，從而將放大器302置于單`位增益反饋配置中。在這一點上，放大器302的偏移在電容器Cla和Clb上被采樣。短時間后，當Φ Id被斷言時輸入開關302和308閉合，從而將Vinp耦合到輸入電容器Cla并且將Vinm耦合到輸入電容器Clb。接下來，當Φ I變成去斷言時自動調零開關318和320斷開。在這一點上注入到電容器Cla和Clb中的任何殘差電荷由I禹合到放大器302的輸入端和輸出端的第一和第二斬波電路來補償。短時間后，開關302和308斷開，然而，由這些開關所注入的任何電荷都被源吸收，因為Cla和Clb相對于輸入開關網絡的相對端看到高阻抗。
[0026]接下來，反饋開關334和344閉合，從而經由第一斬波電路360將反饋電容器C2a和C2b耦合到放大器302的輸入端。在這個時間點，從開關334和344注入的電荷被存儲在電容器C2a和C2b上。由這個電荷注入所引起的任何誤差由耦合到反饋開關334和344的第三斬波電路364和第四斬波電路366來補償。短時間后，輸入開關304和306被激活，這允許電荷被重新分配在電容器Cla與C2a之間和在電容器C2a與C2b之間。當反饋開關334和344斷開時，電荷可以被注入到電容器Cla、Clb、C2a以及C2b中，然而，由所注入的這個電荷產生的電荷注入誤差由耦合到反饋開關334和344的任一側的第三斬波電路364和第四斬波電路366來補償。[0027]在實施例中，第一、第二、第三以及第四斬波電路360、362、364以及366的狀態由在第一相位Φ I期間改變狀態的相位Φ(Λ和Ctchb來控制，所述第一相位Φ I與在其期間放大器302被自動調零的相位對應。在這里，由開關330、332、310、312、316、340以及342所注入的電荷被存在于放大器302的輸入端處的虛擬地吸收；并且由器件322、324、326以及328所注入的電荷被放大器302的輸出端吸收。由器件336、338、346以及348所注入的電荷被以一階補償，因為器件對被耦合到相反相位。例如，由器件336和348所注入的電荷通過由器件338和346在相反方向上注入的電荷來補償。由于這些器件之間的失配通過器件336、338、346以及348所注入的殘余電荷因斬波頻率小于Φ1和Φ2的頻率的事實而進一步減輕。
[0028]可以使用CMOS工藝在硅襯底上實現實施例開關電容電路。電容器可以使用包括但不限于多晶娃-多晶娃電容器、MOS電容器、金屬-金屬電容器、夾心電容器的各種不同的電容器結構來實現。
[0029]依照實施例，電路包括正向路徑電路，所述正向路徑電路具有:放大器；自動調零開關，其被稱合在放大器的輸入端與放大器的輸出端之間；第一斬波電路，其具有稱合到正向路徑電路的輸入端的輸入端和耦合到放大器的輸入端的輸出端；以及第二斬波電路，其具有耦合到放大器的輸出端的輸入端和耦合到正向路徑電路的輸出端的輸出端。所述電路進一步包括反饋電路，所述反饋電路具有:反饋開關；反饋電容器，其包括耦合到放大器的輸出端的第一端；第三斬波電路，其被I禹合在正向路徑電路的輸入端與反饋開關的第一端之間；以及第四斬波電路，其被耦合在反饋開關的第二端與反饋電容器的第二端之間。在實施例中，正向路徑、反饋電路以及輸入電路被置于積分電路上。
[0030]在實施例中，所述電路進一步包括具有包括第一端和第二端的輸入電容器的輸入電路，其中第二端被耦合到正向路徑電路的輸入端。所述電路還包括耦合在第一輸入節點與輸入電容器的第一端之間的第一輸入開關，以及稱合到第二輸入節點與輸入電容器的第一端之間的第二輸入開關。在一些實施例中，第一輸入開關和自動調零開關被耦合到第一時鐘相位信號，第二輸入開關和反饋開關被耦合到第二時鐘相位信號，并且第一、第二、第三和第四斬波電路被I禹合到第三時鐘相位信號。第一延時電路可以被I禹合在第一時鐘相位信號與第一輸入開關之間，第二延時電路可以被耦合在第二時鐘相位信號與第二輸入開關之間。
[0031]在一些實施例中，所述電路還包括配置成產生第一時鐘相位和第二時鐘相位使得第一時鐘相位和第二時鐘相位是非重疊時鐘相位的時鐘相位發生器。在實施例中，第三時鐘相位信號被配置成在第一時鐘相位信號的第一脈沖期間被斷言，而在第一時鐘相位信號的后續脈沖期間去斷言。第一和第二時鐘相位信號可以在第一頻率下操作，而第三時鐘相位信號可以在第二時鐘頻率下操作，使得第一時鐘頻率大于第二時鐘頻率。
[0032]在實施例中，正向路徑、反饋電路以及輸入電路包括全差分電路。例如，該放大器可以包括差分放大器，自動調零開關可以包括多個開關，反饋開關可以包括多個開關，第一輸入開關可以包括多個開關，以及第二輸入開關可以包括多個開關。
[0033]依照另外的實施例，開關電容積分器包括具有耦合到該開關電容積分器的差分輸出端的差分輸出端的斬波器穩定自動調零放大器。所述開關電容積分器還包括:斬波器穩定電容反饋網絡，其被耦合在斬波器穩定自動調零放大器的差分輸入端與斬波器穩定自動調零放大器的輸出端之間；多個串聯輸入電容器，其具有耦合到斬波器穩定放大器的差分輸入端的第二端；以及輸入開關網絡，其被耦合在開關電容積分器的差分輸入與所述多個串聯輸入電容器的第一端之間。
[0034]在實施例中，所述斬波器穩定自動調零放大器包括耦合在差分放大器的第一輸入端與差分放大器的第一輸出端之間的第一開關、耦合在差分放大器的第二輸入端與差分放大器的第二輸出端之間的第二開關、耦合在斬波器穩定放大器的差分輸入端與差分放大器的第一輸入端和第二輸入端之間的第一斬波器電路、稱合在斬波器穩定放大器的輸出差分輸出端與差分放大器的第一輸出端和第二輸出端之間的第二斬波器電路。所述斬波器穩定電容反饋網絡包括經由多個反饋開關耦合到第四斬波器電路的第三斬波器電路，以及耦合在第四斬波器電路與開關電容積分器的差分輸出端之間的多個反饋電容器。所述輸入開關網絡包括定義非反相路徑的第一多個開關和定義反相路徑的第二多個開關。
[0035]在實施例中，斬波器穩定自動調零放大器的第一和第二開關以及輸入開關網絡的所述第一多個開關被耦合到第一時鐘相位信號。所述多個反饋開關和輸入開關網絡的所述第二多個開關被耦合到第二時鐘相位信號，以及第一、第二以及第三斬波電路被耦合到第三時鐘相位信號。
[0036]在實施例中第一時鐘相位信號和第二時鐘相位信號被配置成為非重疊時鐘相位信號，第三時鐘相位信號被配置成在第一時鐘相位信號的第一脈沖期間被斷言，并且第三時鐘相位信號被配置成在第一時鐘相位信號的后續脈沖期間被去斷言。第一和第二時鐘相位信號可以在第一頻率下操作，而第三時鐘相位信號可以在第二時鐘頻率下操作，其中第一時鐘頻率大于第二時鐘頻率。
[0037]在實施例中，第一、第二、第三以及第四斬波器電路每個都包括定義非反相路徑的第一多個斬波器開關以及定義反相路徑的第二多個斬波器開關。在一些實施例中，所述第一多個斬波器開關、所述第二多個斬波器開關、第一開關、第二開關以及所述多個反饋開關以MOS晶體管來實現。
[0038]依照另一實施例，操作開關電容積分器的方法包括通過對耦合到放大器的差分輸入端的多個輸入電容器米樣差分輸入電壓的第一極性和放大器偏移來自動調零放大器。在自動調零放大器之后，多個反饋電容器使用多個反饋開關而被耦合在放大器的差分輸入端與放大器的差分輸出端之間，并且差分輸入電壓的第二極性被施加到所述多個輸入電容器。所述方法進一步包括使用第一對斬波電路來將放大器斬波并且使用第二對斬波電路來將反饋開關斬波。
[0039]在實施例中，將放大器斬波包括減少由從放大器的自動調零開關向所述多個輸入電容器注入的電荷所引起的偏移，而將反饋開關斬波包括減少由從反饋開關向反饋電容器注入的電荷所引起的偏移。對差分電壓的第一極性采樣的步驟可以包括在斷開被耦合到所述多個輸入電容器的輸入耦合開關之前斷開放大器自動調零開關。
[0040]實施例系統和方法的優點包括實現對分量偏移、閃爍噪聲以及熱噪聲敏感的甚高分辨率準DC轉換器的能力。因此，當實現實施例電路時可以使用較小的器件尺寸、較低的電流以及較小的電容器。
[0041]雖然已經參考說明性實施例對本發明進行了描述，但是這個描述不旨在被在限制性意義上解釋。在參考本描述之上說明性實施例以及本發明的其他實施例的各種修改和組合對于本領域的技術人員而言將是顯而易見的。因此意圖是，所附權利要求包含任何這樣的修改或實施例。
【權利要求】
1.一種電路,其包括: 正向路徑電路，所述正向路徑電路包括 放大器， 自動調零開關，其被耦合在所述放大器的輸入端與所述放大器的輸出端之間， 第一斬波電路，其具有耦合到所述正向路徑電路的輸入端的輸入端和耦合到所述放大器的所述輸入端的輸出端， 第二斬波電路，其具有耦合到所述放大器的所述輸出端的輸入端和耦合到所述正向路徑電路的輸出端的輸出端， 反饋電路，所述反饋電路包括 反饋開關， 反饋電容器，其包括耦合到所述放大器的輸出端的第一端， 第三斬波電路，其被耦合在所述正向路徑電路的所述輸入端與所述反饋開關的第一端之間， 第四斬波電路，其被耦合在所述反饋開關的第二端與所述反饋電容器的第二端之間。
2.根據權利要求1所述的電路，還包括輸入電路，所述輸入電路包括: 包括第一端和第二端的輸入電容器，所述第二端被耦合到所述正向路徑電路的所述輸入端; 第一輸入開關，其被稱合在第一輸入節點與所述輸入電容器的所述第一端之間；以及 第二輸入開關，其被耦合在第二輸入節點與所述輸入電容器的所述第一端之間。
3.根據權利要求2所述的電路，其中: 所述第一輸入開關和所述自動調零開關被耦合到第一時鐘相位信號； 所述第二輸入開關和所述反饋開關被耦合到第二時鐘相位信號；以及 所述第一、第二、第三以及第四斬波電路被耦合到第三時鐘相位信號。
4.根據權利要求3所述的電路，還包括: 第一延時電路，其被耦合在所述第一時鐘相位信號與所述第一輸入開關之間；以及 第二延時電路，其被耦合在所述第二時鐘相位信號與所述第二輸入開關之間。
5.根據權利要求3所述的電路，還包括配置成產生所述第一時鐘相位和所述第二時鐘相位的時鐘相位發生器，所述第一時鐘相位和所述第二時鐘相位是非重疊時鐘相位。
6.根據權利要求3所述的電路，其中: 所述第一時鐘相位信號和所述第二時鐘相位信號被配置成為非重疊時鐘相位信號； 所述第三時鐘相位信號被配置成在所述第一時鐘相位信號的第一脈沖期間被斷言；并且 所述第三時鐘相位信號被配置成在所述第一時鐘相位信號的后續脈沖期間被去斷言。
7.根據權利要求6所述的電路，其中，所述第一和第二時鐘相位信號在第一頻率下操作，而所述第三時鐘相位信號在第二時鐘頻率下操作，所述第一時鐘頻率大于所述第二時鐘頻率。
8.根據權利要求2所述的電路，其中，所述正向路徑、所述反饋電路以及所述輸入電路包括全差分電路，其中 所述放大器包括差分放大器；所述自動調零開關包括多個開關； 所述反饋開關包括多個開關； 所述第一輸入開關包括多個開關；以及 所述第二輸入開關包括多個開關。
9.根據權利要求2所述的電路，其中，所述正向路徑、所述反饋電路以及所述輸入電路被置于積分電路上。
10.一種開關電容積分器，其包括: 斬波器穩定自動調零放大器，其包括耦合到所述開關電容積分器的差分輸出端的差分輸出端； 斬波器穩定電容反饋網絡，其被耦合在所述斬波器穩定自動調零放大器的差分輸入端與所述斬波器穩定自動調零放大器的所述差分輸出端之間； 多個串聯輸入電容器，其具有耦合到所述斬波器穩定放大器的所述差分輸入端的第二端；以及 輸入開關網絡，其被耦合在所述開關電容積分器的差分輸入端與所述多個串聯輸入電容器的第一端之間。
11.根據權利要求10所述的開關電容積分器，其中: 所述斬波器穩定自動調零 放大器包括耦合在差分放大器的第一輸入端與所述差分放大器的第一輸出端之間的第一開關、耦合在所述差分放大器的第二輸入端與所述差分放大器的第二輸出端之間的第二開關、耦合在所述斬波器穩定放大器的所述差分輸入端與所述差分放大器的所述第一輸入端和第二輸入端之間的第一斬波器電路、稱合在所述斬波器穩定放大器的所述輸出差分輸出端與所述差分放大器的所述第一輸出端和所述第二輸出端之間的第二斬波器電路； 所述斬波器穩定電容反饋網絡包括經由多個反饋開關耦合到第四斬波器電路的第三斬波器電路，以及耦合在所述第四斬波器電路與所述開關電容積分器的所述差分輸出端之間的多個反饋電容器；以及 所述輸入開關網絡包括定義非反相路徑的第一多個開關和定義反相路徑的第二多個開關。
12.根據權利要求11所述的開關電容積分器，其中: 所述斬波器穩定自動調零放大器的所述第一和第二開關以及所述輸入開關網絡的所述第一多個開關被耦合到第一時鐘相位信號； 所述多個反饋開關和所述輸入開關網絡的所述第二多個開關被耦合到第二時鐘相位信號；以及 所述第一、第二以及第三斬波電路被耦合到第三時鐘相位信號。
13.根據權利要求12所述的開關電容積分器，其中: 所述第一時鐘相位信號和所述第二時鐘相位信號被配置成為非重疊時鐘相位信號； 所述第三時鐘相位信號被配置成在所述第一時鐘相位信號的第一脈沖期間被斷言；并且 所述第三時鐘相位信號被配置成在所述第一時鐘相位信號的后續脈沖期間被去斷言。
14.根據權利要求12所述的開關電容積分器，其中，所述第一和第二時鐘相位信號在第一頻率下操作，而所述第三時鐘相位信號在第二時鐘頻率下操作，所述第一時鐘頻率大于所述第二時鐘頻率。
15.根據權利要求11所述的開關電容積分器，其中，所述第一、第二、第三以及第四斬波器電路每個都包括定義非反相路徑的第一多個斬波器開關以及定義反相路徑的第二多個斬波器開關。
16.根據權利要求15所述的開關電容積分器，其中，所述第一多個斬波器開關、所述第二多個斬波器開關、所述第一開關、所述第二開關以及所述多個反饋開關包括MOS晶體管。
17.—種操作開關電容積分器的方法,其包括: 自動調零放大器，自動調零包括對差分輸入電壓的第一極性和耦合所述放大器的差分輸入端的多個輸入電容器上的放大器偏移米樣； 在自動調零所述放大器之后，使用多個反饋開關來耦合所述放大器的所述差分輸入端與所述放大器的差分輸出端之間的多個反饋電容器，并且將所述差分輸入電壓的第二極性施加到所述多個輸入電容器； 使用第一對斬波電路來將所述放大器斬波；并且 使用第二對斬波電路來將所述反饋開關斬波。
18.根據權利要求17所述的方法，其中: 將所述放大器斬波包括減少由從所述放大器的自動調零開關向所述多個輸入電容器注入的電荷所引起的偏移；并且 將所述反饋開關斬波包括減少由 從所述反饋開關向所述反饋電容器注入的電荷所引起的偏移。
19.根據權利要求17所述的方法，其中，對所述差分電壓的所述第一極性采樣包括在斷開被耦合到所述多個輸入電容器的輸入耦合開關之前斷開放大器自動調零開關。
【文檔編號】H03M1/12GK103516364SQ201310235330
【公開日】2014年1月15日 申請日期:2013年6月14日 優先權日:2012年6月19日
【發明者】J.L.切巴洛斯, J.帕卡, C.賴因德爾 申請人:英飛凌科技股份有限公司