降低振蕩器相位噪聲的電路的制作方法
【專利摘要】一種降低振蕩器相位噪聲的電路，其包含一場效電晶體，一阻抗元件，所述阻抗元件跨接于上述場效電晶體的漏極以及柵極之間，一反向電路，所述反向電路連接于上述阻抗元件的一端，以及一相加電路，所述相加電路分別與上述反向電路以及阻抗元件未與反向電路連接的一端連接，進而將上述阻抗元件兩端的信號反向并疊加后輸出，進而產生消除相位噪聲的振蕩訊號。
【專利說明】降低振蕩器相位噪聲的電路
【技術領域】
[0001]本發明有關一種噪聲消除電路，尤指一種消除振蕩器(oscillator)輸出訊號中的相位噪聲的噪聲消除電路，即降低振蕩器相位噪聲的電路。
【背景技術】
[0002]壓控震蕩器(VC0)是一種以電壓輸入來控制振蕩頻率的電子振蕩電路，其振蕩的頻率會隨著直流電壓的不同而改變。而壓控振蕩器容易受到干擾而產生相位噪聲(phaseNoise)。常見的干擾來源主要有1.電感-電容共振電路中電感的品質因素太小；2.主動元件MOS(Bipolar)以及電流源(Current Source)所產生的抖動噪聲(Flicker Noise)或熱噪聲(Thermal Noise) ；3.偏壓電源VDD/VSS中，由其他電路所產生的噪聲干擾。
[0003]現請參閱圖1，于圖中所示為一習用的電感-電容共振電路，其包含一第一場效電晶體70，一第二場效電晶體71，所述第一場效電晶體70與第二場效電晶體71的柵極15分別與對方的漏極14電訊連接而形成交叉對17 (Cross-Coupled)的形式,藉以產生負電阻并達到持續震蕩的目的。而此時的振蕩頻率是由螺旋電感72、變容二極體73以及電晶體的寄生元件所組成的總電感-電容決定。且由上述第一場效電晶體70以及第二場效電晶體71的漏極14所輸出的訊號彼此具有相同的波形與振幅，以及正好相反的相位。
[0004]然而一般螺旋電感72的品質因素約為5至12左右，且場效電晶體元件具有較高的噪聲，因而使此種電感-電容共振電路組合下所產生的相位噪聲偏高，必須將其中的相位噪聲降低。
【發明內容】
[0005]本發明的目的在于提供一種降低振蕩器相位噪聲的電路，能有效減低振蕩器訊號中的相位噪聲，且結構簡單，極具實用性。
[0006]為達上述目的，本發明公開了一種降低振蕩器相位噪聲的電路，其特征在于包含:
[0007]一電晶體，
[0008]一阻抗元件，所述阻抗元件跨接于上述電晶體的漏極以及柵極之間，
[0009]一反向電路，所述反向電路連接于上述阻抗元件的一端，以及
[0010]一相加電路，所述相加電路分別與上述反向電路以及阻抗元件未與反向電路連接的一端連接，進而將上述阻抗元件兩端的信號反向并疊加后輸出，進而產生消除相位噪聲的振蕩訊號。
[0011]其中，所述電晶體為場效電晶體。
[0012]其中，上述場效電晶體為一 N型場效電晶體。
[0013]其中，上述場效電晶體為一 P型場效電晶體。
[0014]其中，上述阻抗元件為電感、電容或電阻的其中至少一種的組合。
[0015]其中，所述電晶體為雙極性電晶體。[0016]還公開了一種降低振蕩器相位噪聲的電路，其特征在于包含:
[0017]—第一場效電晶體，
[0018]一第二場效電晶體，所述的第一場效電晶體與第二場效電晶體的柵極分別與對方的漏極相連而形成交叉對，
[0019]至少一阻抗元件，所述阻抗元件跨接于上述交叉對的漏極與柵極之間，
[0020]至少一反向電路，所述反向電路一端連接于上述第一場效電晶體的柵極，以及一相加電路，所述相加電路分別與上述第一場效電晶體的漏極和反向電路相連，進而將上述第一場效電晶體在漏極與柵極處的信號反向并疊加后輸出，進而產生消除相位噪聲的振蕩訊號。
[0021]其中，上述第一場效電晶體與第二場效電晶體均為N型場效電晶體。
[0022]其中，上述第一場效電晶體與第二場效電晶體均為P型場效電晶體。
[0023]其中，上述阻抗元件為電感、電容或電阻的其中至少一種的組合。
[0024]通過上述公開內容，本發明的降低振蕩器相位噪聲的電路藉由場效電晶體將訊號反相的效果，搭配連接于上述場效電晶體漏極與柵極之間的阻抗元件，可有效的以少量元件達成不影響噪聲之下將振蕩訊號反相的效果。再利用一反向電路以及一相加電路，將原始振蕩訊號以及反向后的振蕩訊號反向相加，進而達成消除相位噪聲的功效。
【專利附圖】
【附圖說明】
[0025]圖1:習用的電感-電容共振電路的樣本電路圖；
[0026]圖2:本發明一可行實施例的樣本電路圖；
[0027]圖3:于第一可行實施例中將本發明與振蕩器連結的樣本電路圖；
[0028]圖4:于第二可行實施例中將本發明與振蕩器連結的樣本電路圖；
[0029]圖5:第二可行實施例中消除噪聲的結果數據圖；
[0030]圖6:于第三可行實施例中環形振蕩器的樣本電路圖；
[0031]圖7:于第三可行實施例中延遲元件的單元樣本電路圖；
[0032]圖8:于第三可行實施例中本發明與延遲元件連結的樣本電路圖；
[0033]圖9:于第三可行實施例中本發明與環形振蕩器連結的樣本電路圖；以及
[0034]圖10:第三可行實施例中消除噪聲的結果數據圖。
【具體實施方式】
[0035]為詳細說明本發明的技術內容、構造特征、所達成目的及功效，以下茲舉例并配合圖式詳予說明。
[0036]現請參閱圖2，圖中所示為本發明的噪聲消除電路示意圖，其中包含一場效電晶體(Field Effect Transistor, FET) 10,但此僅用為方便舉例說明，并非加以限制,本發明所使用的電晶體亦可為雙極性電晶體(Bipolar Junction Transistor, BJT);在此一實施例中米用一 N型場效電晶體11,所述N型場效電晶體11具有一漏極14, 一柵極15以及一源極16。在所述漏極14以及柵極15之間跨接設有一阻抗元件20，在此一實施例中所述阻抗元件20設為一電阻22，并以上述N型場效電晶體11的柵極15處與振蕩器(圖未示)連接，使振蕩訊號由柵極15處進入本發明的噪聲消除電路中。此外，在上述柵極15處并連接設有一反向電路30,在此一實施例中上述反向電路設為一反向放大器31,而在漏極14處則設有一相加電路40,借著上述反向放大器31將柵極15處的訊號連同噪聲一并反向放大后，輸出至上述相加電路40與漏極14處的訊號相加。
[0037]由于上述N型場效電晶體11以及跨接于漏極14與柵極15上的阻抗元件的作用，而使上述漏極14與柵極15處的訊號互為反相，且保持相位噪聲為同相位。則將漏極14與柵極15處的訊號以及噪聲經過反向放大后相加，便可使相位噪聲消除。然而，以上N型場效電晶體11以及電阻22的設置僅為方便說明之用，并非加以限制。亦即上述場效電晶體10亦可視實際使用需求而設置為P型場效電晶體，或使用雙極性電晶體，而上述阻抗元件可選自電感、電容、電阻的其中至少一種元件的組合構成。
[0038]本發明中有關噪聲電壓的進一步計算表示式如下:
[0039]其中，放大器是gmi，所以，輸入阻抗，
【權利要求】
1.一種降低振蕩器相位噪聲的電路,其特征在于包含: 一電晶體， 一阻抗元件，所述阻抗元件跨接于上述電晶體的漏極以及柵極之間， 一反向電路，所述反向電路連接于上述阻抗元件的一端，以及 一相加電路，所述相加電路分別與上述反向電路以及阻抗元件未與反向電路連接的一端連接，進而將上述阻抗元件兩端的信號反向并疊加后輸出，進而產生消除相位噪聲的振蕩訊號。
2.如權利要求1所述的降低震蕩器相位噪聲的電路，其特征在于，所述電晶體為場效電晶體。
3.如權利要求2所述的降低振蕩器相位噪聲的電路，其特征在于，上述場效電晶體為一 N型場效電晶體。
4.如權利要求2所述的降低振蕩器相位噪聲的電路，其特征在于，上述場效電晶體為一P型場效電晶體。
5.如權利要求2所述的降低振蕩器相位噪聲的電路，其特征在于，上述阻抗元件為電感、電容或電阻的其中至少一種的組合。
6.如權利要求1所述的降低震蕩器相位噪聲的電路，其特征在于，所述電晶體為雙極性電晶體。
7.—種降低振蕩器相位噪聲的電路,其特征在于包含: 一第一場效電晶體， 一第二場效電晶體，所述的第一場效電晶體與第二場效電晶體的柵極分別與對方的漏極相連而形成交叉對， 至少一阻抗元件，所述阻抗元件跨接于上述交叉對的漏極與柵極之間， 至少一反向電路，所述反向電路一端連接于上述第一場效電晶體的柵極，以及一相加電路，所述相加電路分別與上述第一場效電晶體的漏極和反向電路相連，進而將上述第一場效電晶體在漏極與柵極處的信號反向并疊加后輸出，進而產生消除相位噪聲的振蕩訊號。
8.如權利要求7所述的降低振蕩器相位噪聲的電路，其特征在于，上述第一場效電晶體與第二場效電晶體均為N型場效電晶體。
9.如權利要求7所述的降低振蕩器相位噪聲的電路，其特征在于，上述第一場效電晶體與第二場效電晶體均為P型場效電晶體。
10.如權利要求7所述的降低振蕩器相位噪聲的電路，其特征在于，上述阻抗元件為電感、電容或電阻的其中至少一種的組合。
【文檔編號】H03B5/04GK103516310SQ201310232530
【公開日】2014年1月15日 申請日期:2013年6月13日 優先權日:2012年6月27日
【發明者】黃詠勝 申請人:順富科技實業有限公司