比較器電路和信號比較方法
【專利摘要】本發明提供一種比較器電路，包括：第一比較器，所述第一比較器配置成在第一時段期間儲存偏移，以及在第二時段期間在補償儲存的偏移的同時比較第一輸入信號和第二輸入信號以產生第一比較信號；第二比較器，所述第二比較器配置成在補償偏移的同時比較第一輸入信號和第二輸入信號以產生第二比較信號；以及補償量控制器，所述補償量控制器配置成在第一比較信號和第二比較信號具有不同的值時控制第二比較器的偏移補償量。
【專利說明】比較器電路和信號比較方法
[0001]相關申請的交叉引用
[0002]本申請要求2012年12月26日提交的申請號為10-2012-0153051的韓國專利申請的優先權，其全部內容通過引用合并于此。
【技術領域】
[0003]本發明的示例性實施例涉及半導體設計技術，更具體而言涉及比較器電路和信號比較方法。
【背景技術】
[0004]一般而言，比較器涉及如下的電路:所述電路將經由兩個或多個輸入端子輸入的模擬信號進行比較，并且將兩個值中的基于比較結果而確定的一個傳送到輸出端子。這里，模擬信號是指在給定時間期間具有連續幅值的信號。另外，比較器的輸出信號是具有所述兩個值中的任何一個的數字信號。比較器可以作用為一種I比特的模數轉換器。
[0005]比較器可以配置作為運算放大器等。在諸如運算放大器的半導體電路中，由于設計或封裝中的誤差、半導體制造工藝中的變化或外部環境，可能出現偏移電壓。由于理想的比較器沒有偏移電壓，因此兩個值中的基于輸入的模擬信號的幅值而確定的一個被輸出。
[0006]然而，由于在運算放大器或在比較器內的其它電路中出現偏移電壓，所以難以準確地比較輸入的模擬信號的幅值。
[0007]圖1是說明用于補償比較器電路中出現的偏移電壓的現有比較器電路的電路圖。
[0008]參見圖1，比較器電路包括運算放大器AMP、電容器C0FF、以及第一開關SWl至第三開關SW3。電容器COFF配置成儲存偏移電壓。
[0009]圖1的比較器電路執行比較輸入至兩個輸入端子Il和12的信號的操作，所述操作可以分為第一時段和第二時段。比較器電路在第一時段期間執行將偏移電壓儲存在電容器COFF中的偏移儲存操作，在第二時段期間執行在反映儲存在電容器COFF中的偏移電壓的情況下將比較輸入至兩個輸入端子Il和12的信號所獲得的結果輸出的比較操作。
[0010]首先，將描述偏移儲存操作。在第一時段期間，第一開關SWl和第三開關SW3接通，第二開關SW2斷開。為了便于描述，比較器電路中存在的偏移電壓VOFF由DC電壓源OFFSET來表示。在第一時段中，輸出到運算放大器AMP的輸出端子OUT的電壓等于偏移電壓V0FF。這是因為比較器電路操作為單增益回路。因此，通過第一時段的操作將輸出到運算放大器的輸出端子OUT的偏移電壓VOFF儲存在電容器COFF中。
[0011]接著，將描述比較操作。在第二時段期間，第一開關SWl和第三開關SW3斷開，第二開關SW2接通。此時，比較器電路中存在的、由DC電壓源OFFSET表示的偏移電壓VOFF與第二輸入端子12連接，儲存偏移電壓VOFF的電容器COFF與第一輸入端子Il連接。因此，在輸入信號Vm和Vp提供到第一輸入端子Il和第二輸入端子12之前,第一輸入端子Il和第二輸入端子12具有相同的電位。因此，在比較操作期間輸出到運算放大器的輸出端子OUT的值僅取決于比較輸入至第一輸入端子Il和第二輸入端子12的信號所獲得的結果。即，補償了比較器電路中存在的偏移電壓VOFF。
[0012]然而，為了補償偏移電壓V0FF，圖1的比較器電路必須首先執行將偏移電壓VOFF儲存在電容器COFF中的偏移儲存操作，然后執行將輸入信號Vm和Vp進行比較的比較操作。因此，用于比較輸入信號的操作時間可能總體上增加。另外，當執行多次比較操作時，在產生相應比較結果的時間點之間出現時間上的不連續性。
【發明內容】
[0013]本發明的示例性實施例針對一種比較器電路和一種信號比較方法，所述比較器電路可以在補償了比較器電路中出現的偏移或誤差之后執行比較操作以比較兩個或多個輸入信號的幅值時消除在產生比較結果時出現的時間上的不連續性。
[0014]本發明的其它實施例針對一種比較器電路和一種信號比較方法，所述比較器電路可以減少比較器電路中出現的偏移或誤差，而同時連續地產生比較結果。
[0015]在一個實施例中，一種比較器電路包括:第一比較器，所述第一比較器配置成在第一時段期間儲存偏移，以及在第二時段期間在補償儲存的偏移的同時比較第一輸入信號和第二輸入信號以產生第一比較信號；第二比較器，所述第二比較器配置成在補償偏移的同時比較第一輸入信號和第二輸入信號以產生第二比較信號；以及補償量控制器，所述補償量控制器配置成當第一比較信號和第二比較信號具有不同的值時控制第二比較器的偏移補償量。
[0016]在另一個實施例中，一種比較器電路包括:第一比較器，所述第一比較器配置成在第一時段期間確定第一偏置電壓的電平，以及在第二時段期間通過利用第一偏置電壓來比較第一輸入信號和第二輸入信號而產生第一比較信號；第二比較器，所述第二比較器配置成通過利用第二偏置電壓來比較第一輸入信號和第二輸入信號而產生第二比較信號；以及偏置控制器，所述偏置控制器配置成在第一比較信號和第二比較信號具有不同的值時控制第二偏置電壓的電平。
[0017]在本發明的又一個實施例中，一種信號比較方法包括以下步驟:儲存第一偏移；在補償儲存的第一偏移的情況下比較第一輸入信號和第二輸入信號以產生第一比較信號；在補償第二偏移的同時比較第一輸入信號和第二輸入信號以產生第二比較信號；以及在第一比較信號和第二比較信號具有不同的值時控制第二偏移的補償量。
【專利附圖】
【附圖說明】
[0018]圖1是說明用于補償比較器電路中出現的偏移電壓的現有比較器電路的電路圖。
[0019]圖2是說明根據本發明的一個實施例的比較器電路的電路圖。
[0020]圖3是說明根據本發明的另一個實施例的比較器電路的電路圖。
[0021]圖4是用于解釋根據本發明的實施例的信號比較方法的流程圖。
【具體實施方式】
[0022]下面將參照附圖更加詳細地描述本發明的示例性實施例。然而，本發明可以用不同的方式實施，而不應解釋為局限于本文所列的實施例。確切地說，提供這些實施例使得本公開清楚且完整，并向本領域技術人員充分傳達本發明的范圍。在本說明書中，附圖標記在本發明的不同附圖和實施例中直接對應于相似的部件。還要注意，在本說明書中，“連接/耦接”不僅指一個部件與另一個部件直接耦接，而且還指經由中間部件與另一個部件間接耦接。另外，只要在句中未特意提及，單數形式可以包括復數形式。
[0023]圖2是說明根據本發明的一個實施例的比較器電路的電路圖。
[0024]參見圖2，比較器電路包括第一比較器210、第二比較器220、以及偏置控制器230。第一比較器210配置成:在第一時段期間確定第一偏置電壓VSl的電平，以及在第二時段期間通過利用第一偏置電壓VSl來比較第一輸入信號INl和第二輸入信號IN2而產生第一比較信號COMl。第二比較器220配置成:通過利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2而產生第二比較信號COM2。偏置控制器230配置成:當第一比較信號COMl和第二比較信號COM2具有不同的值時，控制第二偏置電壓VS2的電平。
[0025]第一比較器210配置成:在第一時段期間基于第一比較器210中存在的偏移電壓來確定第一偏置電壓VSl的電平，以及在第二時段期間基于利用第一偏置電壓VSl來比較第一輸入信號INl和第二輸入信號IN2所獲得的結果而產生第一比較信號C0M1。
[0026]針對此操作，第一比較器210包括第一端子Il和第二端子12、第一電壓發生單元211、第二電壓發生單元212、以及第一內部比較單元213。第一端子Il和第二端子12配置成接收信號。第一電壓發生單兀211配置成響應于第一偏置電壓VSl和輸入至第一輸入端子Il的信號來產生第一輸入電壓VIN1。第二電壓發生單元212配置成響應于內部偏置電壓IVS和輸入至第二輸入端子12的信號來產生第二輸入電壓VIN2。第一內部比較單兀213配置成比較第一輸入電壓VINl和第二輸入電壓VIN2以產生第一比較信號COMl。
[0027]第一輸入端子Il和第二輸入端子12與第一開關SWl和第二開關SW2連接，第一開關SWl和第二開關SW2在第一時段和第二時段期間接通/斷開以接收給定的信號。在輸出端子OUTl與用于確定第一偏置電壓VSl的第一電容器Cl之間，連接第三開關SW3。第三開關SW3接通/斷開以選擇性地將輸出端子OUTl的電壓反饋到第一電容器Cl的一端。另夕卜，輸出端子OUTl與第四開關SW4連接，所述第四開關SW4在第二時段期間接通/斷開以選擇性地將第一比較信號COMl傳送到偏置控制器230。
[0028]第一電壓發生單元211配置成響應于第一偏置電壓VSl和輸入至第一輸入端子11的信號來產生第一輸入電壓VINl。具體地，第一電壓發生單元211包括NMOS晶體管NI I和NMOS晶體管N12。NMOS晶體管Nll具有與電源電壓端子VDD連接的漏極、與第一內部節點NOl連接的源極、以及接收輸入至第一輸入端子Il的信號的柵極。NMOS晶體管N12具有與接地電壓端子VSS連接的源極、與第一內部節點NOl連接的漏極、以及接收第一偏置電壓VSl的柵極。
[0029]第一輸入電壓VINl從第一內部節點NOl產生，并且第一輸入電壓VINl的電平基于第一偏置電壓VSl和輸入至第一輸入端子Il的信號的電平來確定。第一輸入電壓VINl的電平隨著第一偏置電壓VSl的電平變低而輸入至第一輸入端子Il的信號的電壓電平變高而增加。另外，第一輸入電壓VINl的電平隨著第一偏置電壓VSl的電平變高而輸入至第一輸入端子Il的信號的電壓電平變低而減小。供作參考，第一偏置電壓VSl基于第一電容器Cl兩端的電壓(S卩，儲存在第一電容器Cl中的電荷)來確定。
[0030]第二電壓發生單元212配置成響應于內部偏置電壓IVS和輸入至第二輸入端子12的信號來產生第二輸入電壓VIN2。具體地，第二電壓發生單元212包括NMOS晶體管N13和NMOS晶體管N14。NMOS晶體管N13具有與電源電壓端子VDD連接的漏極、與第二內部節點N02連接的源極、以及接收輸入至第二輸入端子12的信號的柵極。NMOS晶體管N14具有與接地電壓端子VSS連接的源極、與第二內部節點N02連接的漏極、以及接收內部偏置電壓IVS的柵極。
[0031]從第二內部節點N02產生的第二輸入電壓VIN2的電平基于輸入至第二輸入端子12的信號IN2的電壓電平來確定，因為內部偏置電壓IVS的電平是固定的。第二輸入電壓VIN2的電平隨著輸入至第二輸入端子12的信號IN2的電壓電平變高而增加。另外，第二輸入電壓VIN2的電平隨著輸入至第二端子的信號的電壓電平變低而減小。
[0032]第一內部比較單元213配置成:當使能信號EN被激活時，通過比較第一輸入電壓VINl和第二輸入電壓VIN2來產生第一比較信號COMl。第一內部比較單元213在第一輸入電壓VINl的電平高于第二輸入電壓VIN2的電平時下拉第三內部節點N03，以及在第二輸入電壓VIN2的電平高于第一輸入電壓VINl的電平時上拉第三內部節點N03。當第三內部節點N03的電壓電平對應于低電平時，第一輸出端子OUTl被PMOS晶體管P13上拉驅動，當第三內部節點N03的電壓電平對應于高電平時，第一輸出端子OUTl被NMOS晶體管N18下拉驅動。多個晶體管PU、P12、N15、N16和N17操作為電流鏡型的差動放大器。由于電流鏡型的差動放大器的操作對于本發明所屬領域的技術人員來說是普遍知曉的，所以本文將省略對其的詳細描述。
[0033]第二比較器220配置成:在第一時段和第二時段期間，基于利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2所獲得的結果而產生第二比較信號COM2。
[0034]針對此操作，第二比較器220包括第三輸入端子13和第四輸入端子14、第三電壓發生單元221、第四電壓發生單元222以及第二內部比較單元223。第三輸入端子13和第四輸入端子14配置成接收信號。第三電壓發生單元221配置成響應于第二偏置電壓VS2和輸入至第三輸入端子13的信號來產生第三輸入電壓VIN3。第四電壓發生單元222配置成響應于內部偏置電壓IVS和輸入至第四輸入端子14的信號來產生第四輸入電壓VIN4。第二內部比較單元223配置成比較第三輸入電壓VIN3和第四輸入電壓VIN4，并且經由輸出端子0UT2來產生第二比較信號COM2。輸出端子0UT2與第五開關SW5連接，第五開關SW5在第二時段期間接通/斷開以選擇性地將第二比較信號COM2傳送到偏置控制器230。
[0035]第三電壓發生單元221配置成響應于第二偏置電壓VS2和輸入至第三輸入端子13的信號來產生第三輸入電壓VIN3。具體地，第三電壓發生單元221包括NMOS晶體管N21和NMOS晶體管N22。NMOS晶體管N21具有與電源電壓端子VDD連接的漏極、與第四內部節點N04連接的源極、以及接收輸入至第三輸入端子13的信號的柵極。NMOS晶體管N22具有與接地電壓端子VSS連接的源極、與第四內部節點N04連接的漏極、以及接收第二偏置電壓VS2的柵極。
[0036]第三輸入電壓VIN3從第四內部節點N04產生，并且第三輸入電壓VIN3的電平基于第二偏置電壓VS2和輸入至第三輸入端子13的信號的電平來確定。第三輸入電壓VIN3的電平隨著第二偏置電壓VS2的電平變低而輸入至第三輸入端子13的信號的電壓電平變高而增加。另外，第三輸入電壓VIN3的電平隨著第二偏置電壓VS2的電平變高而輸入至第三輸入端子13的信號的電壓電平變低而減小。供作參考，第二偏置電壓VS2的電平由偏置控制器230來確定。[0037]第四電壓發生單元222配置成響應于內部偏置電壓IVS和輸入至第四輸入端子14的信號來產生第四輸入電壓VIN4。具體地，第四電壓發生單元222包括NMOS晶體管N23和NMOS晶體管N24。NMOS晶體管N23具有與電源電壓端子VDD連接的漏極、與第五內部節點N05連接的源極、以及接收輸入至第四輸入端子14的信號的柵極。NMOS晶體管N24具有與接地電壓端子VSS連接的源極、與第五內部節點N05連接的漏極、以及接收內部偏置電壓IVS的柵極。
[0038]從第五內部節點N05產生的第四輸入電壓VIN4的電平基于輸入至第四輸入端子14的信號的電壓電平來確定，因為內部偏置電壓IVS的電平是固定的。第四輸入電壓VIN4的電平隨著輸入至第四輸入端子14的信號的電壓電平變高而增加。另外，第四輸入電壓VIN4的電平隨著輸入至第四輸入端子14的信號的電壓電平變低而減小。
[0039]第二內部比較單元223配置成:當使能信號EN被激活時，通過比較第三輸入電壓VIN3和第四輸入電壓VIN4來產生第二比較信號COM2。第二內部比較單元223在第三輸入電壓VIN3的電平高于第三輸入電壓VIN4的電平時下拉第六內部節點N06，在第四輸入電壓VIN4的電平高于第三輸入電壓VIN3時上拉第六內部節點N06。當第六內部節點N06的電壓電平對應于低電平時，第二輸出端子0UT2被PMOS晶體管P23上拉驅動，當第六內部節點N06的電壓電平對應于高電平時，第二輸出端子0UT2被NMOS晶體管N28下拉驅動。多個晶體管P21、P22、N25、N26和N27操作為電流鏡型的差動放大電路。
[0040]偏置控制器230在第二時段期間響應于第一比較信號COMl和第二比較信號COM2來控制第二偏置電壓VS2的電平。當第一比較信號COMl和第二比較信號COM2在第二時段期間具有不同的值時，偏置控制器230控制第二偏置電壓VS2，直到第一比較信號COMl的值和第二比較信號COM2的值彼此相等為止。當第一比較信號COMl和第二比較信號COM2具有相同的值時，偏置控制器230將第二偏置電壓VS2的電平保持在恒定值。
[0041 ] 更具體地，偏置控制器230在第一比較信號COMl具有高電平而第二比較信號COM2具有低電平時減小第二偏置電壓VS2的電平，在第一比較信號COMl具有低電平而第二比較信號COM2具有高電平時增加第二偏置電壓VS2的電平，以及在第一比較信號COMl和第二比較信號COM2 二者都具有高電平或低電平時將第二偏置電壓VS2的電平保持在恒定值。
[0042]針對此操作，偏置控制器230包括檢測信號發生單元231和控制單元232。檢測信號發生單元231配置成檢測第一比較信號COMl和第二比較信號COM2的邏輯狀態，并且產生一個或多個檢測信號UCTB和DCT，所述一個或多個檢測信號UCTB和DCT在第一比較信號COMl和第二比較信號COM2具有不同的值時被激活，以及在第一比較信號COMl和第二比較信號COM2具有相同的值時被去激活。控制單元232配置成在檢測信號UCTB和DCT被激活時控制第二偏置電壓VS2，以及在檢測信號UCTB和DCT被去激活時將第二偏置電壓VS2保持在預定值。
[0043]檢測信號發生單元231在第一比較信號COMl為高而第二比較信號COM2為低時將第一檢測信號DCT激活，以及在第一比較信號COMl為低而第二比較信號COM2為高時將第二檢測信號UCTB激活。這里，第一檢測信號DCT的激活電平對應于高電平，第二檢測信號UCTB的激活電平對應于低電平。另外，檢測信號發生單元231在第一比較信號COMl和第二比較信號COM2 二者都為高或都為低時將第一檢測信號DCT和第二檢測信號UCTB去激活。
[0044]具體地，檢測信號發生單元231可以包括反相器、或非門、以及與非門。[0045]控制單元232在第一檢測信號DCT被激活時減小第二偏置電壓VS2，以及在第二檢測信號UCTB被激活時增加第二偏置電壓VS2。另外，控制單元232在第一檢測信號DCT和第二檢測信號UCTB 二者都被去激活時保持第二偏置電壓VS2的值。具體地，控制單元232包括電壓發生單元232A和驅動單元232B。電壓發生單元232A配置成產生第二偏置電壓VS2至內部節點N08。驅動單元232B配置成響應于第一檢測信號DCT來下拉內部節點N08，以及響應于第二檢測信號UCTB來上拉內部節點N08。電壓發生單元232A包括與內部節點N08和接地電壓端子VSS連接的第二電容器C2。另外，驅動單元232B包括NMOS晶體管N31和PMOS晶體管P31。NMOS晶體管N31具有與內部節點N08連接的漏極、與接地電壓端子VSS連接的源極、以及接收第一檢測信號DCT的柵極。PMOS晶體管P31具有與內部節點N08連接的漏極、與電源電壓端子VDD連接的源極、以及接收第二檢測信號UCTB的柵極。
[0046]在下文中，將描述比較器電路的操作。為了便于描述，將比較器電路的操作分成第一時段和第二時段。
[0047]首先，在第一時段期間，第二開關SW2和第三開關SW3接通，第一開關SW1、第四開關SW4和第五開關SW5斷開。在第一時段期間，相同的信號輸入到第一比較器210的第一輸入端子Il和第二輸入端子12，并且基于輸出到第一比較器的輸出端子OUTl的值來控制第一偏置電壓VS1。第二比較器220利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2，并且產生第二比較信號COM2。
[0048]由于第四開關SW4和第五開關SW5 二者都斷開從而將偏置控制器230禁止，因此第一檢測信號DCT和第二檢測信號UCTB 二者都被去激活，第二偏置電壓VS2的電平保持在恒定值。
[0049]接著，在第二時段，第二開關SW2和第三開關SW3斷開，第一開關SW1、第四開關SW4和第五開關SW5接通。第一比較器210利用在第一時段期間確定的第一偏置電壓VSl來比較第一輸入信號INl和第二輸入信號IN2,并且產生第一比較信號C0M1。此時,第一比較信號COMl對應于通過補償第一比較器210中存在的偏移并比較第一輸入信號INl和第二輸入信號IN2所獲得的結果。第二比較器220利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2，并且產生第二比較信號COM2。另外，第二比較信號COM2對應于通過在未補償第二比較器220中存在的偏移的情況下比較第一輸入信號INl和第二輸入信號IN2所獲得的結果。
[0050]當第一比較信號COMl和第二比較信號COM2具有不同的值時，偏置控制器230控制第二偏置電壓VS2的電平，直到第一比較信號COMl和第二比較信號COM2的值相等為止。當控制第二偏置電壓VS2使得第一比較信號COMl和第二比較信號COM2的值相等時，比較信號COM2對應于在補償了第二比較器220中存在的偏移的情況下比較第一輸入信號INl和第二輸入信號IN2所獲得的結果。
[0051]根據本發明的本實施例的比較器電路包括第一比較器210和第二比較器220，所述第一比較器210配置成:在第一時段期間儲存偏移以確定偏置電壓，以及在第二時段期間執行補償了偏移的比較操作，所述第二比較器220配置成在第一時段和第二時段期間連續地執行比較操作。此時，利用第一比較器210和第二比較器220在第二時段期間的比較結果來補償第二比較單元220的偏移。因此，第二比較單元220可以在第一時段和第二時段期間輸出通過連續地比較輸入信號所獲得的結果，而同時輸出補償了偏移的比較結果。即，可以通過連續地比較輸入信號來補償比較器電路的偏移。
[0052]圖3是說明根據本發明的另一個實施例的比較器電路的電路圖。
[0053]參見圖3，比較器電路包括第一比較器310、第二比較器320以及補償量控制器330。第一比較器310配置成在第一時段期間儲存偏移以補償儲存的偏移，以及在第二時段期間比較第一輸入信號INl和第二輸入信號IN2以產生第一比較信號C0M1。第二比較器320配置成補償偏移并且比較第一輸入信號INl和第二輸入信號IN2以產生第二比較信號COM2。補償量控制器330配置成在第一比較信號COMl和第二比較信號COM2具有不同的值時控制第二比較器320的偏移補償量。
[0054]圖3的比較器電路中的第一比較器310、第二比較器320以及補償量控制器330可以分別具有與圖2的比較器電路中的第一比較器210、第二比較器220和偏置控制器230相同的內部配置。另外，第一電容器Cl和第一開關SWl至第五開關SW5的連接狀態和操作與參照圖2描述的相同。
[0055]由于第一比較器310、第二比較器320以及補償量控制器330的配置和操作可以具有與參照圖2描述的比較器電路中的第一比較器210、第二比較器220以及偏置控制器230相同的配置和操作，因此本文省略了對其的詳細描述。為了便于描述，將比較器電路的操作分成第一時段和第二時段。
[0056]首先，在第一時段期間，第二開關SW2和第三開關SW3接通，第一開關SW1、第四開關SW4和第五開關SW5斷開。在第一時段期間，相同的信號輸入至第一比較器310的第一輸入端子Il和第二輸入端子12。在第一時段期間,第一比較器310中存在的偏移被儲存在第一電容器Cl中(即，確定第一偏置電壓VS1)。第二比較器320利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2,并且產生第二比較信號COM2。補償量控制器330被禁止以將第二比較器320的偏移補償量保持在恒定值(即，將第二偏置電壓VS2的電平保持在恒定值)。
[0057]接著，在第二時段期間，第二開關SW2和第三開關SW3斷開，第一開關SW1、第四開關SW4和第五開關SW5接通。第一比較器310利用在第一時段期間儲存的偏移來補償第一比較器310中存在的偏移,并且比較第一輸入信號INl和第二輸入信號IN2以產生第一比較信號C0M1。第二比較器320通過由補償量控制器330所確定的量來補償偏移，并且比較第一輸入信號INl和第二輸入信號IN2以產生第二比較信號COM2。
[0058]當第一比較信號COMl和第二比較信號COM2具有不同的值時，補償量控制器330控制第二比較器320的偏移補償量，直到第一比較信號COMl和第二比較信號COM2的值相等為止。當第一比較信號COMl和第二比較信號COM2具有相同的值時，將第二比較器320的偏移補償量保持在恒定值。
[0059]根據本發明的本實施例的比較器電路包括第一比較器310和第二比較器320，所述第一比較器310在第一時段期間儲存偏移，以及在第二時段期間補償儲存的偏移以執行比較操作，所述第二比較器320在第一時段和第二時段期間連續地執行比較操作。這里，在第二時段期間利用第一比較器310的比較結果和第二比較器320的比較結果來補償第二比較器320的偏移。因此，第二比較器320可以在第一時段和第二時段期間輸出連續地比較輸入信號所獲得的結果，而同時輸出補償了偏移的比較結果。圖3的比較器電路可以具有與圖2的比較器電路相同的效果。[0060]圖4是用于解釋根據本發明的實施例的信號比較方法的流程圖。
[0061]參見圖4,信號比較方法包括:確定第一偏置電壓VSl的第一偏置確定步驟S410、通過利用確定的第一偏置電壓VSl來比較第一輸入信號INl和第二輸入信號IN2而產生第一比較信號COMl的第一比較信號產生步驟S420、通過利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2而產生第二比較信號COM2的第二比較信號產生步驟S430、以及在第一輸入信號INl和第二輸入信號IN2具有不同的值時控制第二偏置電壓VS2的電平的第二偏置控制步驟S440。
[0062]步驟S410至S440不一定根據上述順序來執行，而是可以同時執行兩個或多個步驟或者所述兩個或多個步驟可以彼此重疊。
[0063]參照圖2和圖4，將描述所述信號比較方法。
[0064]在第一偏置確定步驟S410,將相同的信號輸入到第一比較器210的第一輸入端子Il和第二輸入端子12，并且將第一比較器210的輸出端子OUTl與第一電容器Cl連接，以根據第一比較器210的比較結果而經由對第一電容器Cl充電或放電的過程來確定第一偏置電壓VS1。第一偏置確定步驟S410在第一時段期間執行。
[0065]在第一比較信號產生步驟S420，第一比較器210利用在第一偏置電壓確定步驟S410確定的第一偏置電壓VSl來比較第一輸入信號INl和第二輸入信號IN2，并且產生第一比較信號COMl。第一比較信號產生步驟S420在第二時段期間執行。
[0066]在第二比較信號產生步驟S430，第二比較器220利用第二偏置電壓VS2來比較第一輸入信號INl和第二輸入信號IN2，并且產生第二比較信號COM2。第二比較產生步驟S430在第一時段和第二時段期間執行。
[0067]在第二偏置控制步驟S440，偏置控制器230基于第一比較信號COMl和第二比較信號COM2的值來控制第二偏置電壓VS2的電平。此時，控制第二偏置電壓VS2的電平，直到第一比較信號COMl和第二比較信號COM2的值相等。第二偏置控制步驟S440在第二時段期間執行。
[0068]根據本發明的本實施例的信號比較方法可以具有與根據本發明的實施例的比較器電路相同的效果。
[0069]參照圖3和圖4，將描述根據本發明的另一個實施例的信號比較方法。
[0070]信號比較方法包括:儲存第一偏移的步驟S410、補償儲存的第一偏移并比較第一輸入信號INl和第二輸入信號IN2以產生第一比較信號COMl的步驟S420、補償第二偏移并比較第一輸入信號INl和第二輸入信號IN2以產生第二比較信號COM2的步驟S430、以及在第一輸入信號INl與第二輸入信號IN2具有不同的值時控制第二偏移的補償量的步驟S440。
[0071]步驟S410至S440不一定根據上述順序來執行，而是可以同時執行兩個或多個步驟，或者所述兩個或多個步驟可以彼此重疊。
[0072]在步驟S410，將相同的信號輸入至第一比較器310的第一輸入端子INl和第二輸入端子IN2，并且將第一比較器的輸出端子OUTl與第一電容器Cl連接，以根據第一比較器310的比較結果而經由對第一電容器Cl充電或放電的過程來儲存第一偏移。步驟S410在第一時段期間執行。
[0073]在步驟S420，第一比較器310補償在步驟S410確定的第一偏移，并且比較第一輸入信號INl和第二輸入信號IN2以產生第一比較信號COMl。步驟S420在第二時段期間執行。
[0074]在步驟S430，第二比較器320基于初始的偏移補償量來補償偏移，并且比較第一輸入信號INl和第二輸入信號IN2以產生第二比較信號COM2。步驟S430在第一時段和第二時段期間執行。這里，當基于初始的偏移補償量來補償偏移時，意思是利用初始的第二偏置電壓VS2來執行比較操作。
[0075]在步驟S440，偏置控制器330基于第一比較信號COMl和第二比較信號COM2的值來控制第二偏移的補償量。第二偏移的補償量是指第二比較器320要補償多少在第二比較器320中存在的偏移。控制第二偏移的補償量，直到第一比較信號COMl和第二比較信號COM2的值相等為止。步驟S440在第二時段期間執行。
[0076]根據本發明的本實施例的信號比較方法可以具有與根據本發明的實施例的比較器電路相同的效果。
[0077]根據本發明的實施例，副比較器(B卩，第一比較器)針對每個時段執行偏移(或誤差)補償操作和比較操作，主比較器(即，第二比較器)在基于副比較器的比較結果來補償偏移(或誤差)的同時執行比較操作。因此，主比較器可以連續地產生比較結果。
[0078]盡管已經結合具體的實施例描述了本發明，但是應當理解，實施例僅僅是出于描述的目的，并非限制本發明。另外，應注意，在不脫離本發明的范圍的情況下，本領域技術人員可以通過替換、改變和修改來以各種方式實現本發明。
[0079]通過以上實施例可以看出，本申請提供了以下的技術方案。
[0080]技術方案1.一種比較器電路，包括:
[0081]第一比較器，所述第一比較器配置成:在第一時段期間儲存偏移，以及在第二時段期間在補償儲存的偏移的同時比較第一輸入信號和第二輸入信號以產生第一比較信號；
[0082]第二比較器，所述第二比較器配置成:在補償偏移的同時比較所述第一輸入信號和所述第二輸入信號以產生第二比較信號；以及
[0083]補償量控制器，所述補償量控制器配置成:當所述第一比較信號和所述第二比較信號具有不同的值時，控制所述第二比較器的偏移補償量。
[0084]技術方案2.如技術方案I所述的比較器電路，其中，在所述第二時段期間，所述補償量控制器控制所述第二比較器的偏移補償量，直到所述第一比較信號和所述第二比較信號的值相等為止。
[0085]技術方案3.如技術方案I所述的比較器電路，其中，在所述第二時段期間，當所述第一比較信號和所述第二比較信號具有大體相同的值時，所述補償量控制器將所述第二比較器的偏移補償量保持在恒定值。
[0086]技術方案4.如技術方案I所述的比較器電路，其中，所述補償量控制器包括:
[0087]檢測信號發生單元，所述檢測信號發生單元配置成:檢測所述第一比較信號和所述第二比較信號的狀態以產生一個或多個檢測信號，所述一個或多個檢測信號在所述第一比較信號和所述第二比較信號具有不同的值時被激活，以及在所述第一比較信號和所述第二比較信號具有大體相同的值時被去激活；以及
[0088]控制單元，所述控制單元配置成:當所述一個或多個檢測信號被激活時控制所述第二比較器的偏移補償量，以及當所述一個或多個檢測信號被去激活時將所述第二比較器的偏移補償量保持在恒定值。
[0089]技術方案5.如技術方案I所述的比較器電路，其中，所述第一比較器包括第一端子和第二端子，并且所述第一比較器利用經由所述第一端子和所述第二端子來接收大體相同的信號所產生的第一比較信號來儲存偏移。
[0090]技術方案6.—種比較器電路,包括:
[0091]第一比較器，所述第一比較器配置成:在第一時段期間確定第一偏置電壓的電平，以及在第二時段期間通過利用所述第一偏置電壓來比較第一輸入信號和第二輸入信號而產生第一比較信號；
[0092]第二比較器，所述第二比較器配置成:通過利用第二偏置電壓來比較所述第一輸入信號和所述第二輸入信號而產生第二比較信號；以及
[0093]偏置控制器，所述偏置控制器配置成:當所述第一比較信號和所述第二比較信號具有不同的值時，控制所述第二偏置電壓的電平。
[0094]技術方案7.如技術方案6所述的比較器電路，其中，在所述第二時段期間，所述偏置控制器控制所述第二偏置電壓，直到所述第一比較信號和所述第二比較信號的值相等為止。
[0095]技術方案8.如技術方案6所述的比較器電路，其中，在所述第二時段期間，當所述第一比較信號和所述第二比較信號具有大體相同的值時，所述偏置控制器將所述第二偏置電壓保持在恒定值。
[0096]技術方案9.如技術方案6所述的比較器電路，其中，所述偏置控制器包括:
[0097]檢測信號發生單元，所述檢測信號發生單元配置成:檢測所述第一比較信號和所述第二比較信號的狀態以產生一個或多個檢測信號，所述一個或多個檢測信號在所述第一比較信號和所述第二比較信號具有不同的值時被激活，以及在所述第一比較信號和所述第二比較信號具有大體相同的值時被去激活；以及
[0098]控制單元，所述控制單元配置成:當所述一個或多個檢測信號被激活時控制所述第二偏置電壓，以及當所述一個或多個檢測信號被去激活時將所述第二偏置電壓保持在恒定值。
[0099]技術方案10.如技術方案6所述的比較器電路，其中，所述第一比較器在所述第一輸入信號的電壓電平高于所述第二輸入信號的電壓電平時產生具有第一值的第一比較信號，以及在所述第二輸入信號的電壓電平高于所述第一輸入信號的電壓電平時產生具有將所述第一值反相而獲得的第二值的第一比較信號，以及
[0100]所述第二比較器在所述第一輸入信號的電壓電平高于所述第二輸入信號的電壓電平時產生具有所述第一值的第二比較信號，以及在所述第二輸入信號的電壓電平高于所述第一輸入信號的電壓電平時產生具有所述第二值的第二比較信號。
[0101]技術方案11.如技術方案10所述的比較器電路，其中，所述偏置控制器在所述第一比較信號具有所述第一值而所述第二比較信號具有所述第二值時減小所述第二偏置電壓的電平，在所述第一比較信號具有所述第二值而所述第二比較信號具有所述第一值時增加所述第二偏置電壓的電平，在所述第一比較信號和所述第二比較信號二者都具有所述第一值以及在所述第一比較信號和所述第二比較信號二者都具有所述第二值時不控制所述第二偏置電壓。[0102]技術方案12.如技術方案9所述的比較器電路，其中，所述第一比較器包括:
[0103]第一輸入端子和第二輸入端子；
[0104]第一電壓發生單元，所述第一電壓發生單元配置成響應于所述第一偏置電壓和輸入至所述第一輸入端子的信號來產生第一輸入電壓；
[0105]第二電壓發生單元，所述第二電壓發生單元配置成響應于內部偏置電壓和輸入至所述第二輸入端子的信號來產生第二輸入電壓；
[0106]第一內部比較單元，所述第一內部比較單元配置成比較所述第一輸入電壓和所述第二輸入電壓以產生所述第一比較信號，
[0107]其中，在所述第一時段期間，相同的信號輸入至所述第一輸入端子和所述第二輸入端子，以及
[0108]在所述第二時段期間，所述第一輸入信號輸入至所述第一輸入端子，所述第二輸入信號輸入至所述第二輸入端子。
[0109]技術方案13.如技術方案9所述的比較器電路，其中，所述第二比較器包括:
[0110]第三輸入端子和第四輸入端子；
[0111]第三電壓發生單元，所述第三電壓發生單元配置成響應于所述第二偏置電壓和輸入至所述第三輸入端子的信號來產生第三輸入電壓；
[0112]第四電壓發生單元，所述第四電壓發生單元配置成響應于所述內部偏置電壓和輸入至所述第四輸入端子的信號來產生第四輸入電壓；以及
[0113]第二內部比較單元，所述第二內部比較單元配置成比較所述第三輸入電壓和所述第四輸入電壓以產生所述第二比較信號，
[0114]其中，所述第一輸入信號輸入至所述第一輸入端子，所述第二輸入信號輸入至所述第二輸入端子。
[0115]技術方案14.如技術方案9所述的比較器電路，其中，所述檢測信號發生單元包括:
[0116]第一檢測信號發生單元，所述第一檢測信號發生單元配置成產生第一檢測信號，所述第一檢測信號在所述第一比較信號具有第一值而所述第二比較信號具有第二值時被激活；以及
[0117]第二檢測信號發生單元，所述第二檢測信號發生單元配置成產生第二檢測信號，所述第二檢測信號在所述第一比較信號具有所述第二值而所述第二比較信號具有所述第一值時被激活。
[0118]技術方案15.如技術方案14所述的比較器電路，其中，所述控制單元包括:
[0119]電壓發生單元，所述電壓發生單元配置成產生所述第二偏置電壓至內部節點；以及
[0120]驅動單元，所述驅動單元配置成響應于所述第一檢測信號而下拉所述內部節點，以及響應于所述第二檢測信號而上拉所述內部節點。
[0121]技術方案16.如技術方案15所述的比較器電路，其中，所述電壓發生單元包括電容器，所述電容器與所述內部節點和接地電壓端子連接。
[0122]技術方案17.如技術方案16所述的比較器電路，其中，所述驅動單元包括:
[0123]NMOS晶體管，所述NMOS晶體管具有與所述內部節點連接的漏極、與所述接地電壓端子連接的源極、以及接收所述第一檢測信號的柵極；以及
[0124]PMOS晶體管，所述PMOS晶體管具有與所述內部節點連接的漏極、與電源電壓端子連接的源極、以及接收所述第二檢測信號的柵極。
[0125]技術方案18.如技術方案13所述的比較器電路，其中，在所述第一時段期間，利用經由所述第一輸入端子和所述第二輸入端子來接收大體相同的信號所產生的第一比較信號來確定所述第一偏置電壓的電平。
[0126]技術方案19.如技術方案18所述的比較器電路，其中，還包括電容器，所述電容器配置成與所述第一比較器連接，其中，所述電容器配置成儲存所述第一比較信號，所述第一比較信號是通過在所述第一時段期間經由所述第一輸入端子和所述第二輸入端子來接收大體相同的信號而產生的，所述電容器中的電壓用作所述第一偏置電壓。
[0127]技術方案20.—種信號比較方法，包括以下步驟:
[0128]儲存第一偏移；
[0129]在補償儲存的第一偏移的情況下比較第一輸入信號和第二輸入信號，以產生第一比較信號；
[0130]在補償第二偏移的同時比較所述第一輸入信號和所述第二輸入信號，以產生第二比較信號；以及
[0131 ] 在所述第一比較信號和所述第二比較信號具有不同的值時控制所述第二偏移的補償量。
[0132]技術方案21.如技術方案20所述的信號比較方法，其中，控制所述第二偏移的補償量，直到所述第一比較信號和所述第二比較信號的值相等為止。
[0133]技術方案22.如技術方案21所述的信號比較方法,其中，儲存所述第一偏移的步驟在第一時段期間執行，比較所述第一輸入信號和所述第二輸入信號的步驟在所述第二時段期間執行。
【權利要求】
1.一種比較器電路,包括: 第一比較器，所述第一比較器配置成:在第一時段期間儲存偏移，以及在第二時段期間在補償儲存的偏移的同時比較第一輸入信號和第二輸入信號以產生第一比較信號； 第二比較器，所述第二比較器配置成:在補償偏移的同時比較所述第一輸入信號和所述第二輸入信號以產生第二比較信號；以及 補償量控制器，所述補償量控制器配置成:當所述第一比較信號和所述第二比較信號具有不同的值時，控制所述第二比較器的偏移補償量。
2.如權利要求1所述的比較器電路，其中，在所述第二時段期間，所述補償量控制器控制所述第二比較器的偏移補償量，直到所述第一比較信號和所述第二比較信號的值相等為止。
3.如權利要求1所述的比較器電路，其中，在所述第二時段期間，當所述第一比較信號和所述第二比較信號具有大體相同的值時，所述補償量控制器將所述第二比較器的偏移補償量保持在恒定值。
4.如權利要求1所述的比較器電路，其中，所述補償量控制器包括: 檢測信號發生單元，所述檢測信號發生單元配置成:檢測所述第一比較信號和所述第二比較信號的狀態以產生一個或多個檢測信號，所述一個或多個檢測信號在所述第一比較信號和所述第二比較信號具有不同的值時被激活，以及在所述第一比較信號和所述第二比較信號具有大體相同的值時被去激活；以及 控制單元，所述控制單元配置成:當所述一個或多個檢測信號被激活時控制所述第二比較器的偏移補償量，以及當所述一個或多個檢測信號被去激活時將所述第二比較器的偏移補償量保持在恒定值。
5.如權利要求1所述的比較器電路，其中，所述第一比較器包括第一端子和第二端子，并且所述第一比較器利用經由所述第一端子和所述第二端子來接收大體相同的信號所產生的第一比較信號來儲存偏移。
6.一種比較器電路，包括: 第一比較器，所述第一比較器配置成:在第一時段期間確定第一偏置電壓的電平，以及在第二時段期間通過利用所述第一偏置電壓來比較第一輸入信號和第二輸入信號而產生第一比較信號； 第二比較器，所述第二比較器配置成:通過利用第二偏置電壓來比較所述第一輸入信號和所述第二輸入信號而產生第二比較信號；以及 偏置控制器，所述偏置控制器配置成:當所述第一比較信號和所述第二比較信號具有不同的值時，控制所述第二偏置電壓的電平。
7.如權利要求6所述的比較器電路，其中，在所述第二時段期間，所述偏置控制器控制所述第二偏置電壓，直到所述第一比較信號和所述第二比較信號的值相等為止。
8.如權利要求6所述的比較器電路，其中，在所述第二時段期間，當所述第一比較信號和所述第二比較信號具有大體相同的值時，所述偏置控制器將所述第二偏置電壓保持在恒定值。
9.如權利要求6所述的比較器電路，其中，所述偏置控制器包括: 檢測信號發生單元，所述檢測信號發生單元配置成:檢測所述第一比較信號和所述第二比較信號的狀態以產生一個或多個檢測信號，所述一個或多個檢測信號在所述第一比較信號和所述第二比較信號具有不同的值時被激活，以及在所述第一比較信號和所述第二比較信號具有大體相同的值時被去激活；以及 控制單元，所述控制單元配置 成:當所述一個或多個檢測信號被激活時控制所述第二偏置電壓，以及當所述一個或多個檢測信號被去激活時將所述第二偏置電壓保持在恒定值。
10.如權利要求6所述的比較器電路，其中，所述第一比較器在所述第一輸入信號的電壓電平高于所述第二輸入信號的電壓電平時產生具有第一值的第一比較信號，以及在所述第二輸入信號的電壓電平高于所述第一輸入信號的電壓電平時產生具有將所述第一值反相而獲得的第二值的第一比較信號，以及 所述第二比較器在所述第一輸入信號的電壓電平高于所述第二輸入信號的電壓電平時產生具有所述第一值的第二比較信號，以及在所述第二輸入信號的電壓電平高于所述第一輸入信號的電壓電平時產生具有所述第二值的第二比較信號。
【文檔編號】H03K5/22GK103905016SQ201310216908
【公開日】2014年7月2日 申請日期:2013年6月3日 優先權日:2012年12月26日
【發明者】金基漢 申請人:愛思開海力士有限公司