專利名稱：無乘法運算的dtmb中準循環矩陣串行乘法器的制作方法
技術領域：
本發明涉及信道編碼領域，特別涉及一種DTMB標準多碼率QC-LDPC近似下三角編碼中的準循環矩陣串行乘法器。
背景技術：
低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼是高效的信道編碼技術之一，而 QC-LDPC (Quasic-LDPC, QC-LDPC)碼是一種特殊的 LDPC 碼。QC-LDPC 碼的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環的特點，故被稱為QC-LDPC碼。循環矩陣的首行是末行循環右移I位的結果，其余各行都是其上一行循環右移I位的結果，因此，循環矩陣完全由其首行來表征。通常，循環矩陣的首行被稱為它的生成多項式。當采用近似下三角編碼方法對QC-LDPC碼進行編碼時，通過行列交換，校驗矩陣H變換成近似下三角形狀HALT，它由6個子矩陣組成如下:
權利要求
1.一種無乘法運算的DTMB中準循環矩陣串行乘法器，當采用近似下三角編碼方法對DTMB標準多碼率QC-LDPC碼進行編碼時涉及向量m與準循環矩陣F的乘法運算，矩陣F分為u塊行和u塊列，是由u X u個b X b階循環矩陣Fi, j構成的陣列，f j是循環矩陣Fi, j的生成多項式，其中，b、1、j和u均為非負整數，O < i<u,0 ^ j〈u，DTMB標準采用了 3種不同碼率n的QC-LDPC碼，n分別是0.4、0.6、0.8，對于這3種不同碼率QC-LDPC碼，均有b=127，3種不同碼率對應的參數u分別是3、2、2，向量m=(e(l，~…，AxbJ，以b比特為一段，部分校驗向量P被等分為u段，即P= (Pci，P1,…，Pd，其特征在于，所述乘法器包括以下部件: 生成多項式查找表U，L1, L2,分別預存所有碼率準循環矩陣F中第0，I, 2塊列的循環矩陣生成多項式以及b位零向量； b位二進制加法器Atl, A1, A2,分別對生成多項式查找表Lci, L1, L2的輸出和移位寄存器R0, R11R2的內容進行模2加； 移位寄存器Rtl, R1, R2,分別存儲b位二進制加法器A0, A1, A2的和被循環左移I位后的結果以及最終的校驗段P。, Pi, P2。
2.根據權利要求1所述的一種無乘法運算的DTMB中準循環矩陣串行乘法器，其特征在于，所述生成多項式查找表Lc^L1分別存儲三種碼率F的第O、I塊列中的所有生成多項式以及b位零向量，對于任一塊列，依次存儲第0，I,…，u-1塊行對應的生成多項式，最后存儲I個b位零向量。
3.根據權利要求1所述的一種無乘法運算的DTMB中準循環矩陣串行乘法器，其特征在于，所述生成多項式查找表L2存儲n =0.4碼率F的第2塊列中的所有生成多項式以及b位零向量，依次存儲第0，I,…，u-1塊行對應的生成多項式，最后存儲I個b位零向量。
4.一種無乘法運算的DTMB中準循環矩陣串行乘法方法，當采用近似下三角編碼方法對DTMB標準多碼率QC-LDPC碼進行編碼時涉及向量m與準循環矩陣F的乘法運算，矩陣F分為u塊行和u ±夾列，是由uXu個bXb階循環矩陣Fu構成的陣列，&」是循環矩陣Fu的生成多項式，其中，b、1、j和u`均為非負整數，OS i<u,0 ^ j〈u，DTMB標準采用了 3種不同碼率n的QC-LDPC碼，n分別是0.4、0.6、0.8，對于這3種不同碼率QC-LDPC碼，均有b=127，3種不同碼率對應的參數u分別是3、2、2，向量m= (e。， …，GuxbJ，以b比特為一段，部分校驗向量P被等分為u段，即P= (Pci，P1,…，Pd，其特征在于，所述乘法方法包括以下步驟: 第I步，清零移位寄存器Rtl, R1, R2 ; 第2步，輸入比特ek，生成多項式查找表U，L1, L2根據ek=l或0分別輸出碼率n準循環矩陣F第i=[k/b]塊行中第0，I, 2塊列的生成多項式或b位零向量，生成多項式查找表L0, L1, L2的輸出分別通過b位二進制加法器Atl, A1, A2與移位寄存器Rtl, R1, R2的內容相加，b位二進制加法器A0, A11A2的和被循環左移I位后的結果分別存入移位寄存器Rtl, R1, R2，其中，0 < k〈uXb,符號[k/b]表不不大于k/b的最大整數； 第3步，以I為步長遞增改變k的取值，重復第2步uXb次，直到整個向量m輸入完畢，此時，移位寄存器Rtl, R1,…，IV1存儲的分別是校驗段Ptl, P1,…，Pm，它們構成了部分校驗向里 P- (Po，Pd …，Pu-1)。
全文摘要
本發明提供了一種無乘法運算的DTMB中準循環矩陣串行乘法器，用于實現DTMB標準多碼率QC-LDPC近似下三角編碼中向量m與準循環矩陣F的乘法運算，該乘法器包括3個預先存儲所有碼率矩陣F中循環矩陣生成多項式及127位零向量的生成多項式查找表、3個對生成多項式查找表輸出和移位寄存器內容進行模2加的127位二進制加法器、3個存儲被循環左移1位的和的127位移位寄存器。本發明提供的準循環矩陣串行乘法器兼容所有碼率，去除了乘法運算，具有邏輯資源少、結構簡單、功耗小、成本低等優點。
文檔編號H03M13/11GK103236852SQ20131013671
公開日2013年8月7日 申請日期2013年4月19日 優先權日2013年4月19日
發明者張鵬, 劉志文, 張燕 申請人:榮成市鼎通電子信息科技有限公司