專利名稱：低功耗電平位移電路的制作方法
技術領域：
本發明涉及集成電路技術，特別涉及電平位移電路的技術。
背景技術：
隨著信息技術與消費電子的迅速發展，集成電路的集成度越來越高，集成的功能越來越多，一方面不同的功能模塊工作于不同的供電電壓下，另一方面每個模塊工作于盡可能低的電壓下以節省功耗。因此電路中會出現不同的供電電壓，每組供電電壓形成一個電壓域。不同電壓域的信號需要相互傳輸，產生了對電平位移電路的需求。對于應用于不同電壓域的電平位移電路而言，對其主要的要求是能將低電壓域的高電平信號和低電平信號轉換成高電壓域對應的高電平信號和低電平信號，反之同理。實現此功能的電平位移電路常見結構的電路原理圖如圖1所示，包括工作電源VDDH、第一PMOS 管 MPl、第二 PMOS 管 MP2、第一 NMOS 管 MNl、第二 NMOS 管 MN2、輸入信號一 vin_p、輸入信號二 vin_n、輸出信號一 vout_p、輸出信號二 vout_n及地線,其中，輸入信號一 vin_p與輸入信號二 vin_n為反相信號，第一 PMOS管MPl的源極與工作電源VDDH連接，第二 PMOS管MP2的源極與工作電源VDDH連接，第一 PMOS管MPl的漏極與輸出信號二 vout_n連接，第二 PMOS管MP2的柵極與輸出信號二 vout_n連接，第一 PMOS管MPl的柵極與輸出信號一vout_p連接，第二 PMOS管MP2的漏極與輸出信號一 vout_p連接，第一 NMOS管麗I的柵極與輸入信號一 vin_p連接，第二 NMOS管MN2的柵極與輸入信號二 vin_n連接，第一 NMOS管麗I的漏極與輸出信號二 vout_n連接，第二 NMOS管麗2的漏極與輸出信號一 vout_p連接，第一 NMOS管麗I的源極與地線連接，第二 NMOS管麗2的源極與地線連接。其中，工作電源VDDH為高電壓域電源VDDH,輸入信號一 vin_p為低電壓域輸入信號一 vin_p,輸入信號二 vin_n為低電壓域輸入信號二 vin_n,輸出信號一 vout_p為高電壓域輸出信號一 vout_P，輸出信號二 vout_n為高電壓域輸出信號二 vout_n,當應用于低電壓域信號轉化到高電壓域時，第一 PMOS管MPl和第二 PMOS管MP2采用工作于高電壓域的高壓管，第一 NMOS管MNl和第二 NMOS管MN2采用工作于低電壓域的低壓管。其工作原理為:當低電壓域輸入信號一 vin_p為高電平信號時，第一 NMOS管麗I導通，對高電壓域輸出信號二 vout_n節點放電，拉低高電壓域輸出信號二 vout_n節點電位，使第二 PMOS管MP2逐漸導通，對高電壓域輸出信號一 vout_p節點充電,使高電壓域輸出信號一 vout_p節點電位升高,第一 PMOS管MPl因柵極連接的高電壓域輸出信號一 vout_p電位升高而逐漸關斷，逐漸減少了對高電壓域輸出信號二 vout_n節點的充電，總的效果是當低電壓域輸入信號一 vin_p為高電平信號時，高電壓域輸出信號二 vout_n電位被拉低至地電位,高電壓域輸出信號一 vout_p被充電至高電壓域電源電壓，輸出高電平信號。現有的電平位移電路具有結構簡單、使用器件少、占用芯片面積小的優點，但是在信號轉換過程中，會有較大的從電源到地線的不必要的貫通電流存在，增加了電路的功耗
發明內容
本發明的目的是克服目前電平位移電路功耗較高的缺點，提供一種低功耗電平位移電路。本發明解決其技術問題，采用的技術方案是，低功耗電平位移電路，包括工作電源、輸入信號一、輸入信號ニ、輸出信號一、輸出信號ニ及地線，其特征在于，還包括第一PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第一 NMOS管、第二 NMOS管、電阻一、電阻ニ、電容ー及電容ニ，所述第一 PMOS管的源極與工作電源連接，第二 PMOS管的源極與工作電源連接，第一 PMOS管的柵極與輸出信號ー連接，第二 PMOS管的柵極與輸出信號ニ連接，第一 PMOS管的漏極與第三PMOS管的源極連接，第二 PMOS管的漏極與第四PMOS管的源極連接，第三PMOS管的柵極與電阻ー的一端連接,并與電容ー的一端連接，電阻ー的另一端與輸入信號ニ連接，第四PMOS管的柵極與電阻ニ的一端連接，并與電容ニ的一端連接，電阻ニ的另一端與輸入信號ー連接，第三PMOS管的漏極與輸出信號ニ連接，第四PMOS管的漏極與輸出信號ー連接，第一 NMOS管的柵極與電容ー的另一端連接，并與輸入信號ー連接，第二 NMOS管的柵極與電容ニ的另一端連接，并與輸入信號ニ連接，第一 NMOS管的源極與地線連接，第二 NMOS管的源極與地線連接，第一 NMOS管的漏極與輸出信號ニ連接，第二 NMOS管的漏極與輸出信號ー連接。具體的,所述輸入信號一與輸入信號ニ為反相信號。進ー步的，所述工作電源為高電壓域電源。具體的，所述輸入信號一為低電壓域輸入信號一，輸入信號ニ為低電壓域輸入信號ニ，輸出信號一為高電壓域輸出信號一，輸出信號ニ為高電壓域輸出信號ニ。再進ー步的，所述第一 NMOS管和第二 NMOS管采用適合工作于低電壓域的低壓管。具體的，所述第一 PMOS管、第二 PMOS管、第三PMOS管及第四PMOS管采用適合エ作于高電壓域的高壓管。再進ー步的，所述第一 NMOS管的襯底極與其源極或與地線連接，第二 NMOS管的襯底極與其源極或與地線連接。具體的，所述第一 PMOS管的襯底極與其源極或與工作電源連接，第二 PMOS管的襯底極與其源極或與工作電源連接，第三PMOS管的襯底極與其源極或與工作電源連接，第四PMOS管的襯底極與其源極或與工作電源連接。再進ー步的，所述電阻一與電容ー的時間常數要等于或小于輸入信號上升沿和下降沿的時間，電阻ニ與電容ニ的時間常數要等于或小于輸入信號上升沿和下降沿的時間。本發明的有益效果是，通過上述低功耗電平位移電路，結構エ藝依然較簡單，制作方便且能夠遏制貫通電流，降低額外功耗。
圖1為現有電平位移電路的電路原理圖；圖2為本發明低功耗電平位移電路的電路原理圖；圖3為現有電平位移電路的工作電流仿真圖；圖4為本發明低功耗電平位移電路的工作電流仿真圖；其中，VDDH為工作電源，MPl為第一 PMOS管，MP2為第二 PMOS管，MP3為第三PMOS管,MP4為第四PMOS管，MNl為第一 NMOS管，MN2為第二 NMOS管，vin_p為輸入信號一,vin_η為輸入信號二，vout_p為輸出信號一，vout_n為輸出信號二及地線。
具體實施例方式
下面結合附圖及實施例，詳細描述本發明的技術方案。本發明所述的低功耗電平位移電路，其電路原理圖如圖2，包括工作電源VDDH、輸入信號一 vin_p、輸入信號二 vin_n、輸出信號一 vout_p、輸出信號二 vout_n、地線、第一PMOS 管 MP1、第二 PMOS 管 MP2、第三 PMOS 管 MP3、第四 PMOS 管 MP4、第一 NMOS 管 MN1、第二NMOS管麗2、電阻一 R1、電阻二 R2、電容一 Cl及電容二 C2，其中，第一 PMOS管MPl的源極與工作電源VDDH連接，第二 PMOS管MP2的源極與工作電源VDDH連接，第一 PMOS管MPl的柵極與輸出信號一 vout_p連接，第二 PMOS管MP2的柵極與輸出信號二 vout_n連接，第一 PMOS管MPl的漏極與第三PMOS管MP3的源極連接，第二 PMOS管MP2的漏極與第四PMOS管MP4的源極連接，第三PMOS管MP3的柵極與電阻一 Rl的一端連接，并與電容一 Cl的一端連接，電阻一 Cl的另一端與輸入信號二 vin_n連接，第四PMOS管MP4的柵極與電阻二 R2的一端連接，并與電容二 C2的一端連接，電阻二 R2的另一端與輸入信號一 vin_p連接，第三PMOS管MP3的漏極與輸出信號二 vout_n連接，第四PMOS管MP4的漏極與輸出信號一 vout_p連接，第一 NMOS管麗I的柵極與電容一 Cl的另一端連接，并與輸入信號一 vin_p連接，第二NMOS管MN2的柵極與電容二 C2的另一端連接，并與輸入信號二 vin_n連接，第一 NMOS管麗I的源極與地線連接，第二 NMOS管麗2的源極與地線連接，第一 NMOS管麗I的漏極與輸出信號二 vout_n連接，第二 NMOS管MN2的漏極與輸出信號一 vout_p連接。其原理是在能滿足低電壓域信號轉換到高電壓域信號的要求下，在低電壓域信號驅動低電壓輸入管翻轉時，使高壓管同時(而不是延遲后)趨于關斷的方式來減少貫通電流。實施例本例中，輸入信號一 vin_p與輸入信號二 vin_n為反相信號,本例的低功耗電平位移電路的電路原理圖如圖2。其包括工作電源VDDH、輸入信號一 vin_p、輸入信號二 vin_n、輸出信號一 vout_p、輸出信號二 vout_n、地線、第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一 NMOS管麗1、第二 NMOS管麗2、電阻一 R1、電阻二 R2、電容一 Cl及電容二 C2，其中，第一 PMOS管MPl的源極與工作電源VDDH連接，第二 PMOS管MP2的源極與工作電源VDDH連接，第一 PMOS管MPl的柵極與輸出信號一 vout_p連接，第二 PMOS管MP2的柵極與輸出信號二 vout_n連接，第一 PMOS管MPl的漏極與第三PMOS管MP3的源極連接，第二 PMOS管MP2的漏極與第四PMOS管MP4的源極連接，第三PMOS管MP3的柵極與電阻一 Rl的一端連接，并與電容一 Cl的一端連接，電阻一 Cl的另一端與輸入信號二 vin_n連接，第四PMOS管MP4的柵極與電阻二 R2的一端連接，并與電容二 C2的一端連接，電阻二 R2的另一端與輸入信號一 vin_p連接，第三PMOS管MP3的漏極與輸出信號二 vout_n連接，第四PMOS管MP4的漏極與輸出信號一 vout_p連接，第一 NMOS管麗I的柵極與電容一 Cl的另一端連接，并與輸入信號一 vin_p連接，第二 NMOS管MN2的柵極與電容二 C2的另一端連接，并與輸入信號二 vin_n連接，第一 NMOS管麗I的源極與地線連接，第二 NMOS管麗2的源極與地線連接，第一 NMOS管麗I的漏極與輸出信號二 vout_n連接，第二 NMOS管麗2的漏極與輸出信號一 vout_p連接。
其中，輸入信號一 vin_p與輸入信號ニ vin_n為反相信號，工作電源VDDH為高電壓域電源，輸入信號一 vin_p為低電壓域輸入信號一，輸入信號ニ vin_n為低電壓域輸入信號ニ，輸出信號一 vout_p為高電壓域輸出信號一，輸出信號ニ vout_n為高電壓域輸出信號ニ ；第一 NMOS管MNl和第二 NMOS管MN2采用適合工作于低電壓域的低壓管，第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3及第四PMOS管MP4采用適合工作于高電壓域的高壓管，這里，第一 NMOS管匪I的襯底極可以與其源極連接，也可以與地線連接，第二 NMOS管麗I的襯底極可以與其源極連接，也可以與地線連接，第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3及第四PMOS管MP4的襯底極可以與分別與其自身的源極連接，也可以與エ作電源連接。另外，為了使電阻一與電容一、電阻ニ與電容ニ的時間常數要等于或小于輸入信號上升沿和下降沿的時間。，電阻一及電阻ニ采用大阻抗電阻，例如，輸入信號沿時間為5ns,電容為50fF時，電阻阻值要大于或等于IOOk歐姆(由5ns除以50fF求得)。該電路為了實現低電壓域信號轉換為高電壓域信號，低電壓域信號驅動低壓管MNl及MN2，MP1、MP2、MP3及MP4采用高壓管，電容Cl和電容C2分別為MP3和MP4提供耦合的輸入信號，電阻Rl和R2分別為MP3和MP4提供靜態時的偏置電壓，保證MP3及MP4正常工作。其工作機理如下，輸入信號vin_p和vin_n要求為反相信號，當vin_p信號為低電平時，vin_n為高電平,此時電路會處于靜態，vout_n輸出高電平，￥0111:_ロ輸出低電平，Cl通過Rl被vin_n充電至低電壓域的高電平電壓，電容C2通過電阻R2被vin_p拉低至低電壓域的低電平信號地線。此時，麗I關斷，麗2導通，MPl導通，MP2關斷，MP3導通。此時沒有電流從電源流過電路到達地電位，不產生功耗。當輸入信號vin_p從低電平翻轉到高電平時,vin_n從高電平翻轉到低電平，由于Cl電壓不能發生瞬間改變，Cl電壓與vin_p信號電壓疊加后作用到MP3管的柵極，使MP3管關斷或者接近關斷，此時切斷或者很大程度減少了從高電壓域電源經過MP1、MP3、匪I到地線的貫通電流。此時麗I導通，主要只對Vin_n，點的電荷放電，使vin_n電位降為地電位，此過程MP2逐漸開啟、匪2逐漸關斷。然后，vin_p點被充電至高電位，MPl關斷，vin_n對Cl放電，vin_p對C2充電,轉換過程結束，電路達到vin_p為高電平，vin_n為低電平，vout_p輸出高電壓域高電平信號，vout_n輸出高電壓域低電平信號。由此過程可以看出切換過程的貫通電流被遏制，降低了這部分電流產生的額外功耗。以上過程結束后，電路再次處于靜態，不產生功耗。由于本發明的電路具有對稱性，當輸入信號vin_p從高電平翻轉到低電平吋，電路工作狀態類似，同樣可以減少貫通電流，降低功耗。由此可見，本發明是通過加快電路支路關斷速度，減少貫通電流實現低功耗而設計的ー種電平位移電路。以上描述中高電壓域與低電壓域和高壓管與低壓管均是相對而言，例如在
1.8V/3.3V兩個電壓域中，3.3V 稱之為高電壓域，1.8V稱之為低電壓域，能正常工作于3.3V電壓下的MOS管稱為高壓管，能正常工作于1.8V電壓下的MOS管稱為低壓管。而在5V/10V兩個電壓域中，5V則稱之為低電壓域。當現有電平位移電路與本發明低功耗電平位移電路采用相同尺寸的MOS管，工作于相同電源電壓，施加相同的輸入信號的條件下，兩種結構的工作電流仿真圖分別如圖3和圖4所示。從對比中可以看出，圖4所代表的本發明低功耗電平位移電路工作時貫通電流峰值顯著降低，電流與時間軸所圍面積也小。計算表明，在相同的仿真條件下，現有電平位移電路多周期電流均方根值為44.39uA，本發明低功耗電平位移電路多周期電流均方根值為20.03uA,電流降低54.9%，功耗降低79.6%。
權利要求
1.低功耗電平位移電路，包括工作電源、輸入信號一、輸入信號ニ、輸出信號一、輸出信號ニ及地線，其特征在于，還包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第一 NMOS管、第二 NMOS管、電阻一、電阻ニ、電容ー及電容ニ，所述第一 PMOS管的源極與工作電源連接，第二 PMOS管的源極與工作電源連接，第一 PMOS管的柵極與輸出信號ー連接，第ニ PMOS管的柵極與輸出信號ニ連接，第一 PMOS管的漏極與第三PMOS管的源極連接，第二PMOS管的漏極與第四PMOS管的源極連接，第三PMOS管的柵極與電阻ー的一端連接，并與電容ー的一端連接，電阻ー的另一端與輸入信號ニ連接，第四PMOS管的柵極與電阻ニ的一端連接，并與電容ニ的一端連接，電阻ニ的另一端與輸入信號ー連接，第三PMOS管的漏極與輸出信號ニ連接，第四PMOS管的漏極與輸出信號ー連接，第一 NMOS管的柵極與電容ー的另一端連接，并與輸入信號ー連接，第二 NMOS管的柵極與電容ニ的另一端連接，并與輸入信號ニ連接，第一 NMOS管的源極與地線連接，第二 NMOS管的源極與地線連接，第一 NMOS管的漏極與輸出信號ニ連接，第二 NMOS管的漏極與輸出信號ー連接。
2.根據權利要求1所述低功耗電平位移電路，其特征在于，所述輸入信號一與輸入信號ニ為反相信號。
3.根據權利要求1所述低功耗電平位移電路，其特征在于，所述工作電源為高電壓域電源。
4.根據權利要求3所述低功耗電平位移電路，其特征在于，所述輸入信號ー為低電壓域輸入信號一，輸入信號ニ為低電壓域輸入信號ニ，輸出信號一為高電壓域輸出信號一，輸出信號ニ為高電壓域輸出信號ニ。
5.根據權利要求1所述低功耗電平位移電路，其特征在于，所述第一NMOS管和第二NMOS管采用適合工作于低電壓域的低壓管。
6.根據權利要求1所述低功耗電平位移電路，其特征在于，所述第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管采用適合工作于高電壓域的高壓管。
7.根據權利要求6所述低功耗電平位移電路，其特征在于，所述第一NMOS管的襯底極與其源極或與地線連接，第二 NMOS管的襯底極與其源極或與地線連接。
8.根據權利要求1所述低功耗電平位移電路，其特征在于，所述第一PMOS管的襯底極與其源極或與工作電源連接，第二 PMOS管的襯底極與其源極或與工作電源連接，第三PMOS管的襯底極與其源極或與工作電源連接，第四PMOS管的襯底極與其源極或與工作電源連接。
9.根據權利要求1所述低功耗電平位移電路，其特征在于，所述電阻一與電容ー的時間常數要等于或小于輸入信號上升沿和下降沿的時間，電阻ニ與電容ニ的時間常數要等于或小于輸入信號上升沿和下降沿的時間。
全文摘要
本發明涉及集成電路技術。本發明解決了現有電平位移電路功耗較高的問題，提供了一種低功耗電平位移電路，其技術方案可概括為低功耗電平位移電路，由工作電源、輸入信號一、輸入信號二、輸出信號一、輸出信號二、地線、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、電阻一、電阻二、電容一及電容二組成。本發明的有益效果是，能夠遏制貫通電流，降低額外功耗，適用于電平位移電路。
文檔編號H03K19/0185GK103117740SQ20131001428
公開日2013年5月22日 申請日期2013年1月15日 優先權日2013年1月15日
發明者劉洋, 張曉宸, 王向展, 于奇 申請人:電子科技大學