用于減低流水線式模數轉換器中的級間增益誤差和非線性的基于關聯的背景校準的制作方法

用于減低流水線式模數轉換器中的級間增益誤差和非線性的基于關聯的背景校準的制作方法
【專利摘要】一種用于校準流水線式模數轉換器(ADC)的方法和相應設備包括向ADC中的至少一個級中的閃存元件和乘法數模轉換器(MDAC)中的至少一個注入隨機確定的量的抖動。針對至少一個級的每個級：執行關聯程序以根據總ADC輸出來估計出注入的抖動在傳播通過級之后經歷的增益量。隨后根據各自的增益估計來校準級。
【專利說明】用于減低流水線式模數轉換器中的級間增益誤差和非線性 的基于關聯的背景校準
[0001] 相關申請的交叉引用
[0002] 本申請根據35U.S.C. § 119(e)請求2011年11月14日提交的美國臨時專利申請 No. 61/559, 388的優先權，該申請的內容在此通過引用以其整體并入本文。

【背景技術】
[0003] 流水線式模數轉換器（ADC)的性能通常受限于級間增益誤差及非線性。增益誤差 可由各種因素造成，包括任意特定級中的電容器中的失配以及生成級內放大器（具有有限 增益的放大器）的能力的增益的限制。引入一個級的增益誤差很可能傳播通過流水線中的 后續級，導致不利地影響ADC輸出的精度和線性度（即，ADC的總體線性度）的級間增益誤 差。放大器的非線性還會使得總體線性度衰退，放大器的非線性指的是放大器的輸出不再 是輸入的線性函數。
[0004] 美國專利No. 7786910( "' 910專利"，該申請的內容在此通過引用以其整體并入 本文）的【背景技術】部分描述了用于增益誤差校正的各種校準技術。在這些及其它傳統校準 技術中，隨機或偽隨機信號（稱為抖動）被注入級中的元件-具體地，注入乘法數模轉換器 (MDAC)。抖動將相同的誤差視為主要輸入信號，所以輸出中檢測到的抖動中的誤差表示了 輸入信號經歷的誤差。由于抖動與輸入信號無關，所以其可以從輸出中數字分離（通過去 掉關聯）。這通過利用數字關聯器或利用最小方差（LMS)算法來完成。而且，通過比較分離 的抖動及其理想值，可以估計出被認為是注入點傳播至ADC的輸出的過程發生的抖動的增 益誤差。
[0005] 傳統校準技術一個缺點是抖動信號耗盡了抖動所傳播通過的ADC的每個級中的 DAC的動態范圍的大部分。為了克服該缺點，' 910專利提出使用相對小的（低幅度）抖動 信號。具有多個并行電容性分支（利用小電容器形成）的注入網絡被用來產生抖動。當抖 動被注入時，不是所有分支都被使用。這降低了抖動的幅度，從而節省了功率并保持了動態 范圍。
[0006] '910專利提出的技術，雖然適合于許多ADC應用，卻受限于ADC的后端的分辨率。 其它傳統校準技術也存在該限制，其中它們要求后端流水線和校準精度一樣精確。具體地， 后端中的每個級具有有限分辨率，由可用于處理輸入的位數表征。例如，如果第一級的輸出 將被校準成14-位的精度，則后端流水線在處理抖動時需要14-位的精度。后端被用于數字 化抖動，數字化的抖動繼而又被用于估計增益。由于抖動信號小于全幅（FS)輸入信號，所 以后端中要求更多位來實現相同的有效分辨率。在處理FS輸入時，更多的位被采用，所以 有效分辨率高于采用注入抖動信號之類的小信號的情況。例如，如果抖動信號的幅度是全 幅信號的幅度的四分之一，則對于將被數字化成的14-位的精度的抖動信號，將要求16-位 后端數字化器。如果后端的精度不足以處理抖動，則估計抖動誤差時可能存在誤差，這繼而 又會導致ADC輸出的估計差。
[0007] 該問題的傳統解決方案是簡單地增加更大分辨率，增大后端精度。然而，所包含的 其它硬件消耗了額外的能量并造成性能負擔。必須校準多個級（從后端開始）以確保ADC 的總精度。即使這樣，精度可能仍然不夠，因為抖動可能相對于輸入信號太小。這要求校準 后端至更好的精度。在一些情況下，不可能在不添加附加級從而增大總流水線精度的情況 下實現期望精度。


【發明內容】

[0008] 本發明的示例實施例實現了流水線ADC中級間增益誤差和非線性的減小。
[0009] 在一個實施例中，抖動被注入至ADC中的至少一個級中的MDAC和閃存（ADC元件） 的任意一個。為了防止增益誤差傳播，優選的是，利用根據本發明的方法校準在遠離輸入的 級之前的與輸入最近的級。
[0010] 在另一實施例中，抖動是隨機或偽隨機產生的較小的（相對于ADC輸入信號）多 層次數字信號。層次的數量可以是奇數。抖動幅值可以是ADC全幅值的真分數，分母為奇 數。
[0011] 在另一實施例中，與用于校準的抖動相獨立地，大的（增益，相對于輸入）多層次 抖動被注入MDAC和閃存兩者。注入附加抖動的目的是降低后端級對用于校準的抖動信號 的非線性的影響。

【專利附圖】

【附圖說明】
[0012] 圖1示出了傳統流水線ADC的框圖。
[0013] 圖2示出了根據本發明的用于校準級間增益誤差的示例性系統。
[0014] 圖3a示出了傳統抖動注入電路。
[0015] 圖3b示出了適合與本發明的校準方法一起使用的另一示例性抖動注入電路。
[0016] 圖4示出了根據本發明的用于校準級間增益誤差的示例性方法。
[0017] 圖5示出了根據本發明的用于校準級間增益非線性的示例性方法。
[0018] 圖6a示出了在抖動選自奇數個層次時流水線式ADC的第一和第二級中的級間增 益誤差的傳遞函數。
[0019] 圖6b示出了在抖動選自偶數個層次時流水線式ADC的第一和第二級中的級間增 益誤差的傳遞函數。

【具體實施方式】
[0020] 本發明涉及用于減低流水線式ADC中的級間增益誤差和非線性的系統和方法。
[0021] 圖1示出了傳統流水線式ADC的框圖，其包括流水線105,該流水線105具有依次 連接的多個級100/110/120,從而一個級的輸出作為下一級的輸入。出于示例的目的，僅僅 前兩個通道和最后一個（第N個）通道被示出。然而，任意數量的級可以按照這樣的方式 進行連接。第一級100被詳細示出并且連接至模擬輸入電壓Vinl而且包括ADC10 (也稱 為"閃存"）和乘法數模轉換器（MDAC) 50。MDAC50包括數模模擬轉換器（DAC) 20和放大器 30。Vin被輸入至ADC10以產生對DAC20的數字輸入，DAC20繼而將ADC10的數字輸出轉 換回模擬信號。隨后從Vinl (17)中減去DAC20的模擬輸出以得到殘留信號，殘留信號隨后 被輸入至放大器30以產生模擬輸出電壓V0,其可被用作下一級（S卩，級110)的輸入。級 100/110/120可包括類似的元件，其中一個級的模擬輸出進入下一級的輸入。然而，最終級 (即，級120)可能不包括DAC或放大器，這是因為ADC的最終輸出是可能直接從例如ADC10 的輸出產生的數字信號。
[0022] 圖2示出了根據本發明的示例性系統150。系統150可包括如上所述的流水線 105以及校準電路200。校準電路200可包括抖動注入電路210、、關聯電路220和校正電路 230。流水線105被示出為連接至差分輸入對Vinl+和Vinl-。可以理解的是，此處描述的 示例性電路和方法可以和與這些輸入之一相關的硬件一起使用。
[0023] 抖動注入電路210可包括電路裝置，用于產生并注入抖動至流水線105中的至少 一個級的MDAC或閃存。在一個實施例中，校準電路200可注入抖動至每個級，所以可包括 用于將作為模擬或數字信號的抖動注入級100/110/120中的每個的所選位置的連接27。然 而，可以理解的是，無需將抖動注入所有級。相反，優選地從性能角度將抖動注入與輸入最 近的少量級，例如，級100和/或級110。
[0024] 抖動可被產生為預定電壓范圍（即，一組離散的等間距的電壓等級，這在下文將 予以說明）內的隨機或偽隨機電壓，并被應用至每個級中的適當注入點，這在下文將予以 說明。產生并應用選擇電壓的任意方法可用于提供抖動。例如，偽隨機數字可用于利用開 關電容器網絡（其中抖動經由與每個級中的采樣電容器（例如，DAC20中的采樣電容器）并 聯的一個或多個電容器注入抖動）產生抖動電壓。
[0025] 圖3a示出了傳統抖動注入電路的示例，其中通過在抖動電壓Vd和MDAC(其包括 采樣電容器C1至C8和放大器A)之間連接電容Cd來注入抖動。在圖3a的傳統注入電路 中，抖動電壓Vd通常具有兩個可能的輸出等級：正的或負的一些隨機選擇的電壓。當時鐘 信號Φ2有效時，MDAC工作而且Vd連接至Cd。在相反相位Φ1，Cd接地而且Vin連接至 DAC電容器。
[0026] '910專利的圖3示出了圖3a的傳統抖動注入電路的改進，在此再現為圖3b。改進 的注入電路與圖3a中的電路部分地不同之處在于，電容Cd被并聯的多個更小的電容（每 個注入電容器相對于DAC元件中的電容器更小）代替。通過選擇這些小電容的組合，可根 據需要產生不同抖動值，范圍從小抖動值（如果僅僅選擇一個電容器）至大抖動值（如果 選擇所有電容器）。小電容的使用允許抖動幅值遠小于輸入信號幅值，從而最小化功率和動 態范圍負擔問題。
[0027] 其它注入電路也是可行的。例如，2011年12月8日提交的美國專利申請 No. 13/314, 451("'451申請"，該申請的內容在此通過引用以其整體并入本文）描述了各種 抖動注入電路，包括用于作為模擬或數字信號的抖動注入級中的閃存元件的電路。' 451申 請中描述的電路在原理上適合于在一些稍稍修改以支持本發明的特定注入要求之后用于 本發明。一種可能的要求是抖動是多個離散的等間距的值（這些值的規范將在下文說明） 之一而不是前述傳統的兩層次抖動。本領域技術人員能夠容易地修改' 451申請中描述的 電路以支持多抖動值的注入，所以抖動注入電路的實施方式細節將不再具體討論。而且，可 以注意到，圖3b中的電路已經能夠以很小的或無需附加硬件來提供多值（等級）抖動，所 以僅僅需要被按照本發明的方法來進行控制（例如，在抖動注入電路210或校準電路200 中使用適當控制電路）。
[0028] 校準電路200可包括用于處理流水線105產生的數字位的電路。流水線105從不 同級產生位，并且通過利用適當電路來適當地組合這些位，可以為流水線中的任意點處的 模擬信號構建數字表示。在一個實施例中，校準電路200可包括連接29，用于檢測每個級的 數字輸出。來自每個級的輸出可進行組合（例如，利用構造電路）以產生表示流水線輸出 的單個數字，即，模擬輸入Vinl的數字化版本。按照這樣的方式，電路200可獲取總輸出以 及每個級的各個數字輸出。在替換實施例中，用于處理流水線產生的數字位的電路，例如構 造電路，可處于電路200外部。
[0029] 關聯電路220可獲取每個通道的輸出并將抖動關聯至輸出。可利用任意統計關聯 技術來執行關聯。在一個實施例中，所采用的關聯技術是最小均方算法（LMS)。采用LMS算 法，關聯電路220可數字化地分離（去關聯）抖動和輸入Vinl以獲得抖動在傳播通過流水 線105之后經歷的增益的估計。下述LMS算法是示例性的：
[0030] Gen+1 = Gen_ μ *Vd* [Vd*Gen_Vs] (1)
[0031] Ge是估計的增益，Vd是理想抖動，Vs是信號（輸入+抖動），而且是算法步長尺寸 的。
[0032] 由于注入的抖動與輸入Vinl經歷了相同量的增益，所以Ge表示輸入的增益。校 正電路230隨后可校正任意增益誤差（Ge和理想增益值之間偏差，其可被存儲在校準電路 200的存儲器中）。可通過調節輸出的數字值（通常，其通過將乘數系數應用至任意給定級 的數字輸出而獲得的）來執行校正。為了獲得校正，與其中注入了抖動的級相關的乘數可 被修改成抵消Ge和理想增益值之間的偏差。
[0033] 抖動可同時注入多個級，從而可計算多個Ge值，中注入了抖動的每個級一個值。 每個Ge值代表了抖動傳播通過各個級時經歷的增益并且可用于各個級的校準。
[0034] 如上所述，本發明的一種可能的注入要求是抖動是多個離散的等間距的值之一。 在一個實施例中，抖動被設計成選自奇數（非偶數）個離散的等間距的等級。此外，有利的 是抖動（針對每個等級）的幅值是有理數，尤其是FS值的真分數，其中分母是奇數M。因 此，抖動幅值可給出為：
[0035] MDAC的輸出處的抖動幅值=k * VFS/M。Μ是奇數，VFS是全幅電壓，而且k是小 于Μ的任意數。
[0036] 在一般情況下，抖動可以是從離散值范圍選出的任意值。然而，基于上述公式的偶 數個等級與真分數幅值的組合使得在所有后端級中注入隨機序列"抖動"線性度誤差并確 保抖動將沿著流水線傳播以及在流水線中的每個級抖動。這可通過比較圖6a和6b看出。 在圖6a中，在從偶數個（即，二進制）層次選擇抖動時呈現針對集成非線性度的示例性傳 遞函數（INL，在當前情況下其對應于級間增益誤差）。由于INL的鋸齒形的性質，映射至第 一級（級1)中的不同INL值的特定輸入值（42,44,46,48)終止映射至下一級（級2)中的 相同INL值（42/46和44/48)。相反，利用奇數個等級（與基于奇數分母的真分數幅值一 起）產生了圖6b所示的傳遞函數，其中不同輸入值（53, 55, 57)映射至每個級中的不同INL 值。
[0037] 參見圖3b，可利用注入電路中的電容值的適當組合來選擇抖動幅值。MDAC的輸出 處的抖動幅值大致為Vd * Cd/Cf，其中Vd是抖動電壓，Cd是輸入觸發的采樣電容器的組合 電容，Cf是所選注入電容器的組合電容。所以，相對直接的是選擇產生可接受的抖動幅值 的Cd的值。可接受的抖動幅值的示例包括：抖動幅值=MDAC-1 (第一級MDAC)輸出全幅的 4/25,抖動幅值=MDAC-1輸出全幅的2/23,等等。
[0038] 此外，抖動等級的數量（所以，抖動注入電路所要求的注入電容器的數量）可根據 所需精確度的改進來選擇，例如根據下式選擇：
[0039] 精度的附加位的數量=log2N。
[0040] N的值被選擇來補償抖動比FS輸入信號小F倍的事實。所以，N應該被選擇成使 得N彡F。
[0041] 圖4是根據本發明的用于校準級間增益誤差的示例性方法400。方法400可起始 于步驟410,其中作為隨機或偽隨機電壓值的抖動被產生并注入所選通道。如上所述，抖動 幅值應該是FS值的真分數（基于奇數分母）而且選自奇數個等級。抖動可通過注入布置 注入單個級（MDAC或閃存，但不是兩者）或同時注入多個級。例如，抖動可注入一個級的閃 存或同時注入另一級的MDAC。
[0042] 在412,可通過對來自每個級的數字輸出進行數字化組合來獲取ADC的輸出。
[0043] 在414,抖動可利用關聯技術與ADC輸出分離，例如LMS算法，以估計其中注入了抖 動的每個級的增益。
[0044] 在416,基于估計的增益和理想增益之間的偏差根據估計的增益來校正ADC輸出。 對其進行了增益估計的每個級的數字輸出可被校正，例如，通過與該級相關的乘數的調節 以及組合的結果以產生校正的ADC輸出。
[0045] 本發明的另一方面涉及級間增益非線性的校準。圖5是根據本發明的用于校準級 間增益非線性的示例性方法500。方法500的步驟510至514類似于方法400的步驟410 至414,包括抖動的注入以及響應于注入的抖動的增益估計。步驟510至514可重復，直到 足夠數量的增益估計被獲取用于產生整個ADC (516)的增益傳遞函數的線性近似。對于粗 近似，少至三個數據點（每個數據點包括增益估計-輸入值對）可能就足夠。然而，對于更 精細的近似，可獲得附加數據點。在一個實施例中，ADC的輸入被分成多個分段而且對于每 個分段，利用多個數據點獲取增益傳遞函數的線性近似。按照這樣的方式，落入不同分段的 增益估計被單獨處理以找出每個分段的增益誤差。隨后，線性近似結合在一起，例如，通過 校準電路200,以形成整個增益傳遞函數的逐片段的線性近似。
[0046] 在產生增益傳遞函數的線性近似之后，可按照與增益誤差類似的方式校正ADC輸 出，例如，通過適當調節與各個級相關的乘數以使得增益傳遞函數更靠近近似理想增益傳 遞函數。例如，如果特定分段中的增益值太高，則針對與該分段相關的級的乘數可減小。
[0047] 除了校正第一階非線性之外，還可以根據本發明的實施例來產生增益傳遞函數的 多項式（例如，第二階或第三階）近似并基于多項式近似校準ADC輸出。
[0048] 電容重組技術可以與校準方法和上述電路一起使用。在' 910專利中與注入電容器 的重組和采樣電容器的重組一起描述了電容重組。在注入電容器重組的情況下，隨時間的 平均增益誤差等于所有注入電容器的總計增益誤差。在采樣電容器重組的情況下，與采樣 電容器之間的失配相關的誤差在時間上進行平均。這兩種重組技術之一可與本發明結合使 用。這在電容重組被用于處于其中注入抖動的級的最先的級之后的一個或多個級的采樣電 容器時尤其有用，因為多層次抖動具有有限幅值而且僅僅可校正抖動等級覆蓋的ADC輸入 范圍的具體部分內（子范圍）的誤差。如果采樣電容器重組不用于后續級，則僅僅響應于抖 動等級覆蓋的子范圍外的輸入信號而被激活的電容器造成的增益誤差可能不被校正。從性 能角度看，結合電容重組使用小電容可優于使用大抖動注入電容來覆蓋更寬的子范圍。電 容重組可由校準電路或與正被重組的級相連接的單獨的控制電路所控制。當注入和采樣電 容重組都被使用時，同一控制裝置（例如，校準電路200)可實現兩種類型的重組。還可以 具有分開的控制器，每個控制器控制一種類型的重組。
[0049] 如上所述，電容重組可應用至抖動注入級之后的級，即，正被校準的后續級。這與 傳統應用電容重組是如何應用的不同。可針對其中抖動仍小到不能覆蓋整個FS范圍的所 有后續級來執行按照這種方式的重組。一旦抖動變得足夠大（例如，相對于一些預選閾值 幅度），重組變得不那么重要，并且可以在后續級中間斷重組。
[0050] 在本發明的另一實施例中，附加的多層次抖動信號可與正被用于校準的抖動分開 注入。附加抖動可結合校準抖動注入MDAC或同時注入MDAC及閃存，并且可用于降低后端 的不理想對數字化校準抖動信號的影響。所以，雖然附加抖動不直接用于校準，但是其操作 來通過使得其中注入了附加抖動的級及所有后續級的不理想發生抖動改進了校準抖動信 號的有效性。之前描述的對用于校準的多層次抖動的要求也可適用于該附加抖動（例如， 奇數個等間距的等級）。對于使用校準抖動，附加抖動被分離出來以形成最終的ADC輸出。 由于附加抖動不用于校準，所以其無需被關聯出，并且可直接從其所注入的級的數字輸出 中減掉附加抖動。
[0051] 如果附加抖動被注入任一級的MDAC和閃存，則其不消耗校正范圍的任意部分，所 以附加抖動的幅值可以較大而不干擾正常的ADC操作。理想地，其可以大到級子范圍的 +/-1/2。這可改進校準抖動的有效性，而且還可降低對后續級中的電容重組的需求，這是因 為大附加抖動可能已經覆蓋整個全幅范圍，即使在重組之前。所以，附加抖動優選地被注入 正被校準的最早的級，即，其中注入校準抖動的最早級。
[0052] 替代注入附加抖動至正被校準的級，附加抖動可被注入之前的級。附加抖動實際 上可以是來自之前級的校準抖動。即，從之前級看來，附加抖動可以不是附加抖動信號。例 如，多層次抖動可用于校準級1以及用于使得級1和后續級（級2,級3......等）的不理 想發生抖動。滿足前述要求的被注入第一級的任意多層次抖動將操作來使得所有后端級 (第一級一直到最后一級）的不理想發生抖動，而不考慮多層次抖動是否用于校準。
[0053] 當使用附加抖動（例如，用于校準或用于使得不理想發生抖動）時，可利用傳統兩 等級抖動信號完成后續級的校準。在其中多層次抖動用于校準級1的示例中，兩等級抖動 可被用于校準級2,級3等，這是因為將多層次抖動注入級1可能就足夠。所以，雖然上述 實施例涉及使用多層次抖動用于校準目的，但是多層次抖動無需排他地用于ADC的所有校 準。實際上，多層次抖動無需用于任意校準，只要多層次抖動被注入用于其它目的。例如， 可利用兩等級抖動來校準級1，2和3,如果多層次抖動被注入級1 (例如，大的多層次抖動被 同時注入級1的MDAC和閃存）以用于使得所有后端級的不理想發生抖動。
[0054] 在前面的說明中，已經參考其具體示例實施例描述了本發明。然而，明顯的是可以 在不脫離所附權利要求中闡述的本發明的更寬的精神和范圍的情況下做出各種修改和變 化。此處描述的實施例可在各種組合下彼此組合呈現。由此，說明書和附圖被看作是示例 性的而不是限制性的。
【權利要求】
1. 一種用于校準流水線式模數轉換器（ADC)的方法，包括： 向ADC中的至少一個級中的閃存元件和乘法數模轉換器（MDAC)中的至少一個注入隨 機確定的量的抖動；以及 針對至少一個級的每個級： 執行關聯程序以根據總ADC輸出來估計出注入的抖動在傳播通過級之后經歷的增益 量；以及 根據各自的增益估計來校準級。
2. 根據權利要求1所述的方法，其中所述校準校正了增益估計與理想增益值之間的偏 差。
3. 根據權利要求1所述的方法，其中從預定的離散值范圍中選擇抖動。
4. 根據權利要求3所述的方法，其中離散值范圍具有等間距隔開的奇數個值。
5. 根據權利要求4所述的方法，其中抖動比ADC全幅值小F倍，并且根據F確定離散值 的數量。
6. 根據權利要求1所述的方法，其中抖動的幅值ADC的全幅值的真分數，而且真分數的 分母是奇數。
7. 根據權利要求1所述的方法，進一步包括： 將電容重組方案應用至產生抖動的一組電容器。
8. 根據權利要求1所述的方法，進一步包括： 將電容重組方案應用至流水線中在所述至少一個級后面的至少一個附加級中的一組 米樣電容器。
9. 根據權利要求1所述的方法，其中抖動未被注入流水線中的所有級，而且至少被注 入與ADC最近的級。
10. 根據權利要求1所述的方法，進一步包括： 根據多個增益估計產生ADC的增益傳遞函數的近似；以及 根據增益傳遞函數的近似計算至少一個級的每個級。
11. 根據權利要求10所述的方法，其中所述近似是分段線性近似。
12. 根據權利要求10所述的方法，其中所述近似是多項式近似。
13. 根據權利要求1所述的方法，進一步包括： 向至少一個級中的所選級以及在至少一個級的最先級之前的級中的一個中的MDAC和 閃存元件中的至少一個注入附加的隨機確定的量的抖動，其中附加抖動選自預定的離散值 范圍；以及 在形成最終ADC輸出時考慮附加抖動。
14. 一種用于校準流水線式模數轉換器（ADC)的設備，包括： 注入裝置，其向ADC中的至少一個級中的閃存元件和乘法數模轉換器（MDAC)中的至少 一個注入隨機確定的量的抖動；以及 校準裝置，其針對至少一個級的每個級： 執行關聯程序以根據總ADC輸出來估計出注入的抖動在傳播通過級之后經歷的增益 量；以及 根據各自的增益估計來校準級。
15. 根據權利要求14所述的設備，其中所述校準校正了增益估計與理想增益值之間的 偏差。
16. 根據權利要求14所述的設備，其中從預定的離散值范圍中選擇抖動。
17. 根據權利要求16所述的設備，其中離散值范圍具有等間距隔開的奇數個值。
18. 根據權利要求17所述的設備，其中抖動比ADC全幅值小F倍，并且根據F確定離散 值的數量。
19. 根據權利要求14所述的設備，其中抖動的幅值ADC的全幅值的真分數，而且真分數 的分母是奇數。
20. 根據權利要求14所述的設備，進一步包括： 控制裝置，其將電容重組方案應用至產生抖動的一組電容器。
21. 根據權利要求14所述的設備，進一步包括： 控制裝置，其將電容重組方案應用至流水線中在所述至少一個級后面的至少一個附加 級中的一組采樣電容器。
22. 根據權利要求14所述的設備，其中t抖動未被注入流水線中的所有級，而且至少被 注入與ADC最近的級。
23. 根據權利要求14所述的設備，其中校準裝置： 根據多個增益估計產生ADC的增益傳遞函數的近似；以及 根據增益傳遞函數的近似計算至少一個級的每個級。
24. 根據權利要求23所述的設備，其中所述近似是分段線性近似。
25. 根據權利要求23所述的設備，其中所述近似是多項式近似。
26. 根據權利要求14所述的設備，其中： 注入裝置向至少一個級中的所選級以及在至少一個級的最先級之前的級中的一個中 的MDAC和閃存元件中的至少一個注入附加的隨機確定的量的抖動，其中附加抖動選自預 定的離散值范圍；以及 校準裝置在形成最終ADC輸出時考慮附加抖動。
【文檔編號】H03M1/20GK104067521SQ201280055821
【公開日】2014年9月24日 申請日期:2012年9月12日 優先權日:2011年11月14日
【發明者】A·M·A·阿里 申請人:美國亞德諾半導體公司