穩定電荷泵節點電壓電平的系統和方法

穩定電荷泵節點電壓電平的系統和方法
【專利摘要】一種方法包括在第一電路處跟蹤調諧電壓，該第一電路耦合至電荷泵的第一電源的第一漏節點。該方法還包括在第二電路處跟蹤調諧電壓，該第二電路耦合至電荷泵的第二電源的第二漏節點。該方法進一步包括響應于該調諧電壓來穩定第一漏節點的第一電壓和第二漏節點的第二電壓。
【專利說明】穩定電荷泵節點電壓電平的系統和方法
[0001]1.領域
[0002]本公開一般涉及穩定電荷泵節點電壓電平。
[0003]I1.相關技術描述
[0004]技術進步已導致越來越小且越來越強大的計算設備。例如，當前存在各種各樣的便攜式個人計算設備，包括較小、輕量且易于由用戶攜帶的無線計算設備，諸如便攜式無線電話、個人數字助理(PDA)以及尋呼設備。更具體地，便攜式無線電話(諸如蜂窩電話和網際協議(IP)電話)可通過無線網絡來傳達語音和數據分組。此外，許多這樣的無線電話包括被結合于此的其他類型的設備。例如，無線電話還可包括數碼相機、數碼攝像機、數字記錄器以及音頻文件播放器。同樣，此類無線電話可處理可執行指令，包括可被用于接入因特網的軟件應用，諸如web瀏覽器應用。由此，這些無線電話可包括顯著的計算能力。
[0005]無線電話和其他電子設備內的電路系統可包括生成輸出信號的鎖相環(PLL)，該輸出信號的相位、頻率或這兩者被“鎖定”至輸入信號(例如，時鐘信號)。例如，鎖相環可包括響應于電荷泵的壓控振蕩器(VC0)。相位檢測器可使用“上升”和“下降”信號來控制電荷泵，這些信號使得電荷泵通過在充電路徑與放電路徑之間切換來在期望調諧范圍內改變提供給VCO的調諧電壓。然而，當設計者降低電源電壓以提高移動設備的電池壽命時，電荷泵的晶體管可能不具有充足的凈空(即，可能沒有深度飽和)。因此，可能發生“失配”，以使得用于生成調諧電壓的開啟(on)和關閉(off)路徑失配，從而導致調諧電壓上的“電荷共享”和注入效應。該失配可提示設計者增大至電荷泵的電流或者更改VCO的調諧范圍。然而，這些辦法會增加功耗或者降低移動設備的性能。
[0006]II1.概述
[0007]PLL的總體性能和可靠性會受到其電荷泵中的失配電流的影響。例如，如果電流源通過漏節點向電荷泵的第一路徑提供電流并隨后切換成通過漏節點向第二路徑提供電流，則在電荷泵中的晶體管沒有足夠凈空的情況下，漏節點電壓在切換過程期間將改變。較低的電源電壓導致電荷泵中的晶體管的凈空減少。由于電荷泵中的晶體管凈空減少，漏節點的電壓可在電流路徑切換期間顯著改變。這一增大的電壓改變導致供應給PLL的壓控振蕩器(VCO)的調諧電壓上增加的電荷共享和注入。進而，這增大了電荷泵失配電流(例如，對向VCO供電的電容器充電的電流量相對于將該電容器放電的電流量)。
[0008]公開了用于跟蹤和穩定電荷泵(諸如PLL內的電荷泵)的漏節點電壓的系統和方法。跟蹤電路可跟蹤供應給PLL中的壓控振蕩器(VCO)的調諧電壓。調諧電壓可在與跟蹤電路相關聯的晶體管的柵極處被跟蹤。在跟蹤期間，當調諧電壓增大(并逼近第一電源電壓)時，與第一跟蹤電路相關聯的η型金屬氧化物半導體(NMOS)晶體管將導通。另外，當調諧電壓減小(并逼近第二電源電壓)時，與第二跟蹤電路相關聯的P型金屬氧化物半導體(PMOS)晶體管將導通。當與第一跟蹤電路相關聯的NMOS晶體管導通時，調諧電壓的值將被跟蹤以穩定與電荷泵的PMOS部分相關聯的電流源的漏節點的電壓。當與第二跟蹤電路相關聯的PMOS晶體管導通時，調諧電壓的值將被跟蹤以穩定與電荷泵的NMOS部分相關聯的電流源的漏節點的電壓。在操作期間，每個相應的漏節點的電壓將在切換期間被穩定(例如，穩定在調諧電壓的值)，由此減少PLL的電荷泵處的電荷共享和注入問題。
[0009]在一特定實施例中，一種電路包括耦合至第一電流源且耦合至電容器的充電電流路徑。充電電流路徑包括第一電流源的漏節點。該電路還包括耦合至第二電流源且耦合至該電容器的放電電流路徑。放電電流路徑包括第二電流源的漏節點。該電路進一步包括耦合至第一電流源的漏節點的第一跟蹤電路和耦合至第二電流源的漏節點的第二跟蹤電路。第一跟蹤電路響應于調諧電壓信號來選擇性地更改以穩定第一電流源的漏節點的電壓電平。第二跟蹤電路響應于調諧電壓信號來選擇性地更改以穩定第二電流源的漏節點的電壓電平。
[0010]在另一特定實施例中，一種電路包括耦合至第一電流源且耦合至電容器的充電電流路徑。充電電流路徑包括第一電流源的漏節點。該電路還包括耦合至第二電流源且耦合至該電容器的放電電流路徑。放電電流路徑包括第二電流源的漏節點。該電路進一步包括用于跟蹤調諧電壓以及用于穩定第一電流源的漏節點和第二電流源的漏節點的裝置。
[0011]在另一特定實施例中，一種方法包括在第一電路處跟蹤調諧電壓，第一電路耦合至電荷泵的第一電源的第一漏節點。該方法還包括在第二電路處跟蹤調諧電壓，第二電路耦合至電荷泵的第二電源的第二漏節點。該方法進一步包括響應于調諧電壓來穩定第一漏節點的第一電壓和第二漏節點的第二電壓。
[0012]由至少一個所公開的實施例提供的一個特定優點是減小由正施加給電荷泵的電源電壓減小所導致的電荷泵失配電流的能力。本公開的其他方面、優點和特征將在閱讀了整個申請后變得明了，整個申請包括下述章節:附圖簡要說明、詳細描述以及權利要求。
[0013]IV.附圖簡要說明
[0014]圖1是包括具有電壓跟蹤電路的電荷泵的鎖相環的特定解說性實施例的框圖；
[0015]圖2是圖1的電荷泵和電壓跟蹤電路的特定解說性實施例的電路圖；
[0016]圖3是解說穩定電荷泵電路(諸如圖1和圖2的電路)的節點電壓電平的方法的特定實施例的流程圖；
[0017]圖4是包括可操作用于穩定電荷泵的節點電壓的跟蹤電路的無線通信設備的框圖；以及
[0018]圖5是制造包括可操作用于穩定電荷泵的節點電壓的跟蹤電路的電子設備的制造過程的特定解說性實施例的數據流圖。
[0019]V.詳細描述
[0020]參照圖1，示出了鎖相環100的特定實施例。鎖相環100包括耦合至壓控振蕩器(VCO) 140的電荷泵130。壓控振蕩器140的輸出(Fvc0) 150被提供給電荷泵130的輸入，從而形成反饋路徑。電荷泵130具有PMOS部分和NMOS部分。電荷泵130可被配置成生成調諧電壓(Vtune) 116。調諧電壓(Vtune) 116由電荷泵130輸出并且經由低通環路濾波器117提供給VC0140。壓控振蕩器140響應于低通濾波器117的輸出。壓控振蕩器140由電源電壓(VDD)供電并且包括晶體管142和多個串聯耦合的反相器144、146和148。
[0021]電荷泵130具有第一電源電壓(VDD) 101和第二電源電壓(VSS) 103。例如，第一電源電壓(VDD) 101可以是正電源電壓，而第二電源電壓(VSS) 103可以是負電源電壓值或接地。第一電流源102耦合至第一電源電壓(VDD)IOl并且具有第一漏節點(Vp) 108。第二電流源104具有第二漏節點(Vn) 110并且耦合至第二電源電壓(VSS) 103。電荷泵130還包括電壓跟蹤電路113。電壓跟蹤電路113耦合至第一漏節點(Vp) 108并且耦合至第二漏節點(Vn) 110。電壓跟蹤電路113選擇性地將調諧電壓(Vtune) 116跟蹤到第一漏節點(Vp) 108和第二漏節點(Vn) 110以穩定漏節點108、110處的電壓。電荷泵130包括多個開關，其包括第一開關(SI) 120、第二開關(S2) 122、第三開關(S3) 124、和第四開關(S4)126。開關S1-S4120-126響應于up (上升)或down (下降)信號。例如，第一開關(SI) 120響應
于up信號，并且第二開關(S2) 122響應于down信號。第三開關(S3) 124響應于^ (upb)輸入，而第四開關(S4) 126響應于cUjvul (downb)輸入。up (upb)輸入與up信號相反,并
且Hown輸入與down信號相反。 電荷泵130的輸出(即Vtunell6)是從第一開關(SI) 120與第二開關(S2) 122之間的節點提供的。
[0022]充電電流路徑被耦合至或者包括第一電流源102且包括第一電流源102的第一漏節點(Vp) 108。放電電流路徑被耦合至或者包括第二電流源104。放電電流路徑包括第二電流源104的第二漏節點(Vn) 110。充電路徑提供電流以對耦合至電荷泵130的輸出的電容器(圖1中未示出)進行充電。放電電流路徑使該電容器(未示出)能經由放電路徑來釋放電流。
[0023]充電路徑和放電路徑的操作響應于up和down信號。例如，當充電路徑有效時，UP信號為接通而down信號為斷開。在這一情形中，第一開關(SI) 120閉合，且第四開關
(S4)126也閉合。在第一開關(SI) 120閉合的情況下，電流從第一電流源102經由電荷泵130的輸出流至要充電的電容器。在電荷泵130的下降(down)循環期間，第二開關(S2) 122閉合并且第三開關(S3) 124閉合。在放電路徑被啟用的情況下，來自該電容器的電荷流經第二開關(S2) 122并且由第二電流源104泄漏到第二電源電壓(VSS) 103。
[0024]在解說性實施例中，當PLL100被鎖定時，“開啟”路徑和“關閉”路徑將在切換期間交替地導通。如所解說的，“開啟”路徑包括第一開關(SI) 120和第四開關(S4)126。“關閉”路徑包括第二開關(S2) 122和第三開關(S3) 124。
[0025]如所解說的，當“開啟”路徑有效時，第一開關(SI) 120閉合。第一電流源102提供一電流，該電流流經該電流充電路徑和第一開關(SI) 120并對耦合至電荷泵130的輸出調諧電壓(Vtune)116的電容器(未示出)進行充電。當“開啟”路徑有效時，“關閉”路徑變為無效并且第三開關(S3) 124斷開。
[0026]如所解說的，當“關閉”路徑有效時，第二開關(S2)122閉合。第二電流源104提供一電流，該電流從耦合至電荷泵130的輸出調諧電壓(Vtune)116的電容器(未示出)經由放電電流路徑通過第二開關(S2) 122流至第二電源電壓(VSS)103。當“關閉”路徑有效時，“開啟”路徑變為無效并且第四開關(S4) 126斷開。
[0027]如所解說的，當“關閉”路徑有效時，第三開關(S3) 124閉合。第一電流源102提供一電流，該電流通過第三開關(S3) 124流至第二電源電壓(VSS)。當“關閉”路徑有效時，“開啟”路徑變為無效并且第一開關(SI) 120斷開。
[0028]如所解說的，當“開啟”路徑有效時，第四開關(S4)126閉合。第二電流源104提供一電流，該電流從第一電源電壓(VDD) 101通過第四開關(S4) 126流至第二電源電壓(VSS) 103。當“開啟”路徑有效時，“關閉”路徑變為無效并且第二開關(S2) 122斷開。
[0029]當PLL100被鎖定時，如果電荷泵130中的晶體管沒有足夠的凈空，則有效的“開啟”路徑和“關閉”路徑之間的切換可改變第一電流源102的第一漏節點(Vp) 108上的電壓，并且可改變第二電流源104的第二漏節點(Vn) 110上的電壓。電壓跟蹤電路113響應于調諧電壓信號(Vtune)116并且將第一電流源102的第一漏節點(Vp)IOS的電壓穩定在等效于或基于調諧電壓(Vtune)116的電壓處，并且將第二電流源104的第二漏節點(Vn)IlO的電壓穩定在等效于或基于調諧電壓(Vtune)116的電壓處。穩定可在調諧電壓為高時通過以下操作來發生:向第一電壓跟蹤電路的NMOS晶體管(未示出)施加調諧電壓(Vtune) 116，汲取來自該NMOS晶體管的電流，以及將該NMOS晶體管的漏極電壓施加到第一電壓跟蹤電路的PMOS晶體管(未示出)。跨NMOS晶體管的壓降(Vdrop)將等效于(或類似于)跨PMOS晶體管的電壓增益(Vgain)，從而第一電流源102的第一漏節點108的電壓將等于(或幾乎等于)調諧電壓(Vtune)116減去跨NMOS晶體管的壓降加上跨PMOS晶體管的電壓增益(即,Vtune - Vdrop+Vgain = Vtune)。替換地,穩定可在調諧電壓為低時通過以下操作來發生:向第二電壓跟蹤電路的PMOS晶體管(未示出)施加調諧電壓(Vtune) 116，從該PMOS晶體管獲得電流，以及將該PMOS晶體管的漏極電壓施加到第二電壓跟蹤電路的NMOS晶體管(未示出)。跨PMOS晶體管的電壓增益將等效于(或類似于)跨NMOS晶體管的壓降，從而第二電流源104的第二漏節點110將等于(或幾乎等于)調諧電壓(Vtune)116加上跨PMOS晶體管的電壓增益減去跨NMOS晶體管的壓降(即，Vtune+Vgain - Vdrop =Vtune)。結果是，在“開啟”和“關閉”路徑之間的切換期間，第一漏節點(Vp) 108處的電壓改變和第二漏節點(Vn) 110處的電壓改變可由于穩定在響應于調諧電壓信號(Vtune) 116的電壓電平而顯著減少。
[0030]響應于調諧電壓信號(Vtune) 116，電壓跟蹤電路113的第一跟蹤電路(未示出)選擇性地更改以穩定第一電流源102的第一漏節點(Vp)IOS的電壓電平。類似地，響應于調諧電壓信號(Vtune) 116，電壓跟蹤電路113的第二跟蹤電路(未示出)選擇性地進行更改以穩定第二電流源104的第二漏節點(Vn)IlO的電壓電平。
[0031]將領會，在切換期間穩定第一漏節點(Vp) 108的電壓電平和第二漏節點(Vn) 110的電壓電平可減少電荷泵130的輸出調諧電壓(Vtune) 116上的電荷共享和注入效應。在切換期間減少電荷共享和注入效應可減小失配電流。即，在上升循環期間與調諧電壓(Vtune) 116相關聯的電容器的充電量可等于在下降循環期間與調諧電壓(Vtune) 116相關聯的電容器的放電量，這可減少噪聲或者允許PLL輸出100的電壓范圍增大。
[0032]參照圖2，示出了電路200的特定實施例。電路200包括圖1的鎖相環100的電荷泵130的特定實現。電路200具有第一電源電壓(VDD) 201和第二電源電壓(VSS) 203。第一電源電壓(VDD) 201供應具有第一漏節點(Vp) 208的第一電流源202。第二電流源204耦合至第二電源電壓(VSS) 203并且耦合至第二漏節點(Vn)210。充電電流路徑205耦合至第一電流源202并且耦合至代表性電容器206。充電電流路徑205包括第一電流源202的第一漏節點(Vp) 208。電路200包括放電電流路徑207，放電電流路徑207耦合至第二電流源204并且耦合至電容器206。放電電流路徑207包括第二電流源204的第二漏節點(Vn) 210。在一特定實施例中，充電電流路徑205包括第一晶體管(Tl) 220，而放電電流路徑207包括第二晶體管(T2)222。第一晶體管(Tl) 220和第二晶體管(Τ2) 222可具有基本相反的特性。例如，第一晶體管(Tl) 220可以是PMOS晶體管，且第二晶體管(Τ2)222可以是NMOS晶體管，如圖所示。替換地，在互補電路中，第一晶體管(Tl)220可以是NMOS晶體管，且第二晶體管(T2)222可以是PMOS晶體管。
[0033]電路200包括第一跟蹤電路212和第二跟蹤電路214。第一跟蹤電路212耦合至第一電流源202的第一漏節點(Vp)208。第二跟蹤電路214耦合至第二電流源204的第二漏節點(Vn) 210。第一跟蹤電路212響應于調諧電壓(Vtune) 216并且可包括NMOS晶體管(Tnl) 234和NMOS晶體管(Tn2)238。NMOS晶體管(Tnl) 234在其柵極處接收調諧電壓(Vtune)216。第一跟蹤電路212還包括第三晶體管(T3)230。內部節點(vcp)242位于NMOS晶體管(Tnl) 234與NMOS晶體管(Tn2) 238之間。內部節點(vcp) 242耦合至第三晶體管(T3) 230的柵極。第三晶體管(T3) 230耦合至第一源202的第一漏節點(Vp) 208。第三晶體管(T3) 230還耦合至晶體管(T5) 224，晶體管(T5) 224耦合至第二電源電壓(VSS) 203。第一跟蹤電路212的輸入(即，至晶體管(Tn2)238的輸入)經由晶體管(Τ7) 250而響應于第一電源電壓(VDD) 201。
[0034]第二跟蹤電路214包括PMOS晶體管(Tpl) 240和PMOS晶體管(Τρ2) 236。晶體管(Τρ2) 236的柵極接收調諧電壓(Vtune)216。第二跟蹤電路214響應于包括耦合至第一電源電壓(VDD) 201的PMOS晶體管246和耦合至第二電源電壓(VSS) 203的NMOS晶體管248的電路系統，如所解說的。晶體管248的柵極耦合至晶體管(T7) 250的輸出。因此，晶體管248接收晶體管(T7)250的輸出，并且第一電壓跟蹤電路212的NMOS晶體管(Τη2) 238還接收晶體管(Τ7)250的輸出。第二跟蹤電路214還包括第四晶體管(Τ4)232。第四晶體管(Τ4) 232耦合至第二電流源204的第二漏節點(Vn) 210。第四晶體管(Τ4) 232還耦合至晶體管(Τ6) 226，晶體管(Τ6) 226耦合至第一電源電壓(VDD) 201。
[0035]第一跟蹤電路212通過第三晶體管(Τ3) 230耦合至第一電流源202的第一漏節點(Vp) 208。第三晶體管(Τ3) 230和第一晶體管(Tl) 220具有基本相似的特性。例如，第一晶體管(Tl) 220和第三晶體管(Τ3) 230可皆為PMOS晶體管。第二跟蹤電路214通過第四晶體管(Τ4) 232耦合至第二電流源204的第二漏節點(Vn)210。第四晶體管(T4) 232和第二晶體管(T2) 222具有基本相似的特性。例如，第二晶體管(T2) 222和第四晶體管(T4)232可皆為NMOS晶體管。在操作期間，第一和第二跟蹤電路212、214基于調諧電壓(Vtune) 216來均衡第一電流源202和第二電流源204的相應漏節點208和210。當調諧電壓(Vtune) 216接近電源電壓的一半時，跟蹤電路212、214關閉或者提供很少的電流。例如，當調諧電壓(Vtune) 216大約為第一電源電壓(VDD)201的一半時，(例如，當VSS為接地時在VDD與VSS之間)，跟蹤電路212和214不影響第一或第二漏節點208、210 (例如，不向其提供電流或電壓)。
[0036]當調諧電壓(Vtune) 216逼近第一電源電壓(VDD) 201時，第一跟蹤電路212將調諧電壓(Vtune) 216跟蹤到第一電流源202的第一漏節點(Vp) 208以穩定第一漏節點(Vp)208的電壓電平。因此，第一跟蹤電路212被配置成響應于調諧電壓信號(Vtune)216來選擇性地更改以穩定第一漏節點(Vp) 208的電壓電平。類似地，當調諧電壓(Vtune)216逼近第二電源電壓(VSS) 203時，第二跟蹤電路214將調諧電壓(Vtune) 216跟蹤到第二電流源204的第二漏節點(Vn) 210以進行更改，從而穩定第二漏節點(Vn) 210的電壓電平。因此，第二跟蹤電路214響應于調諧電壓(Vtune) 216并且選擇性地更改以穩定第二電流源204的第二漏節點(Vn)210的電壓電平。在一特定實施例中，第一電流源202的第一漏節點(Vp) 208的電壓電平通過使第三晶體管(T3) 230保持在飽和工作區中來穩定。例如，在電容器206的充電循環期間，隨著調諧電壓(Vtune) 216增大，第一跟蹤電路212可將第三晶體管(T3)230置于飽和區中，以穩定第一電流源202的第一漏節點(Vp)208的電壓電平。在放電循環期間，當電容器206通過放電電流路徑來放電時，第二跟蹤電路214可通過將第四晶體管(T4) 232置于飽和工作區中來穩定第二電流源204的第二漏節點(Vn)210。
[0037]因此，電路200可包括電荷泵或者可以是電荷泵的一部分，該電荷泵被配置成生成調諧電壓(Vtune) 216。電荷泵可既具有耦合至電容器206的充電電流路徑205又具有耦合至電容器206的放電電流路徑207。電路200包括第一和第二電壓跟蹤電路212、214，它們響應于調諧電壓信號(Vtune) 216來選擇性地更改以穩定相應漏節點208、210的電壓電平。
[0038]在操作期間，通過穩定第一電流源202的第一漏節點(Vp) 208和第二電流源204的第二漏節點(Vn)210，第一晶體管(Tl) 220和第二晶體管(T2) 222保持在飽和工作區中。當第一晶體管(Tl) 220和第二晶體管(T2) 222保持在飽和工作區中時，電流可以更容易地流經晶體管，這可均衡當“開啟”路徑有效時對電容器(206)進行充電的電流量與當“關閉”路徑有效時從電容器(206)放電的電流量。
[0039]在解說性實施例中，第一跟蹤電路212操作用于跟蹤調諧電壓信號(Vtune)216以穩定第一電流源202的第一漏節點(Vp) 208。例如，如果調諧電壓(Vtune) 216為高，則電荷泵的PMOS部分(包括第一晶體管(Tl) 220、第五晶體管(T5)、以及第一漏節點(Vp) 208)可具有較少凈空。在這一情景中，第一跟蹤電路212穩定第一漏節點(Vp) 208上的電壓。
[0040]例如，高調諧電壓(Vtune)216將被施加于第一跟蹤電路212的NMOS晶體管(Tnl) 234的柵極以激活NMOS晶體管(Tnl) 234。由于如圖2中示出的漏極-柵極耦合，NMOS晶體管(T7) 250將從第一電源電壓(VDD) 201汲取電流到第二電源電壓(VSS) 203。NMOS晶體管(Tn2) 238對來自NMOS晶體管(Τ7) 250的電流進行鏡像，從而將來自節點(vcp) 242的鏡像電流汲取到第二電源電壓(VSS)203。這使得節點(vcp)242的電壓電平大致為調諧電壓(Vtune) 216的值減去與NMOS晶體管(Tnl) 234相關聯的閾值壓降。類似地，通過NMOS晶體管(Tn2) 238的鏡像電流使第一漏節點(Vp) 208處的電壓電平大致為節點(vcp) 242的電壓電平值加上與第三晶體管(T3)230的閾值電壓相關聯的電壓增益，第三晶體管(Τ3)230是PMOS晶體管。第一漏節點(Vp) 208處的電壓跟蹤調諧電壓(Vtune) 216并且因此跟蹤第一晶體管(Tl)220的漏極處的電壓。通過將第一漏節點(Vp) 208的電壓電平穩定在大約調諧電壓(Vtune) 216的值，第一晶體管(Tl) 220和第三晶體管(Τ3) 230兩者將處于飽和工作區中。結果是，在“開啟”路徑與“關閉”路徑之間切換期間，失配電流將減小，這是因為第一晶體管(Tl) 220和第三晶體管(Τ3) 230兩者將深度飽和。
[0041]在一特定實施例中，如果調諧電壓(Vtune)216為高，則電荷泵的NMOS部分(包括第二晶體管(T2) 222、第六晶體管(T6) 226、以及第二漏節點(Vn) 210)將有更多凈空用于操作。這進而消除了在調諧電壓(Vtune) 216為高電壓時跟蹤第二漏節點(Vn)210的電壓以在“開啟”路徑與“關閉”路徑之間切換期間減少失配電流量的需要。例如，施加于第二跟蹤電路214的PMOS晶體管(Tp2)236的柵極的高調諧電壓(Vtune) 216將使PMOS晶體管(Τρ2)236截止。因此，第二跟蹤電路214的NMOS晶體管(Τ4)可用作開關，并且可以不存在或存在很少的由于第二跟蹤電路214而引起的對第二漏節點(Vn)210的影響。
[0042]在一解說性實施例中，第二跟蹤電路214操作用于將調諧電壓信號(Vtune) 216跟蹤到第二電流源204的第二漏節點(Vn)210。例如，如果調諧電壓(Vtune) 216為低，則電荷泵的NMOS部分(包括第二晶體管(T2) 222、第六晶體管(T6) 226、以及第二漏節點(Vn) 210)將具有較少凈空。在這一情景中，第二跟蹤電路214穩定第二漏節點(Vn)210上的電壓。
[0043]例如，低調諧電壓(Vtune) 216將被施加于第二跟蹤電路214的PMOS晶體管(Tp2)236的柵極以激活PMOS晶體管(Τρ2)236。由于如圖2中所示的漏極-柵極耦合，PMOS晶體管246將從NMOS晶體管248的源極獲得至第一電源電壓(VDD) 201的電流。PMOS晶體管(Tpl) 240對PMOS晶體管246的電流進行鏡像，從而從節點(vcn) 244獲得到第一電源電壓(VDD)201的鏡像電流。這使得節點(vcn)244的電壓電平大致為調諧電壓(Vtune)216的值加上與PMOS晶體管(Tp2)236的閾值電壓相關聯的電壓增益。類似地，通過PMOS晶體管(Tpl)240的鏡像電流使第二漏節點(Vn)210處的電壓電平大致為節點(vcn)244的電壓電平值減去與第四晶體管(T4) 232相關聯的閾值壓降，第四晶體管(T4) 232是NMOS晶體管。第二漏節點(Vn) 210處的電壓現在跟蹤調諧電壓(Vtune) 216并因此跟蹤第二晶體管(T2)222的源極處的電壓。通過將第二漏節點(Vn)210的電壓電平穩定在大約調諧電壓(Vtune) 216的值，第二晶體管(T2) 222和第四晶體管(T4) 232兩者將處于飽和工作區中。結果是，在“開啟”路徑與“關閉”路徑之間的切換期間，失配電流將減小，這是因為第二晶體管(T2) 222和第四晶體管(T4) 232兩者將深度飽和。
[0044]在一特定實施例中，如果調諧電壓(Vtune)216為低，則電荷泵的PMOS部分(包括第一晶體管(Tl) 220、第五晶體管(T5)、以及第一漏節點(Vp) 208)將具有更多凈空用于操作。這進而消除了在調諧電壓(Vtune) 216為低電壓時跟蹤第一漏節點(Vp)208的電壓以在“開啟”路徑與“關閉”路徑之間切換期間減少失配電流量的需要。例如，被施加于第一跟蹤電路212的NMOS晶體管(Tnl) 234的柵極的低調諧電壓(Vtune) 216將使NMOS晶體管(Tnl)234截止。因此，第一跟蹤電路212的PMOS晶體管(Τ3) 230可用作開關，并且可以不存在或存在很少的由于第一跟蹤電路212而導致的對第一漏節點(Vp) 208的影響。
[0045]在一解說性實施例中，當調諧電壓(Vtune) 216接近第一電源電壓(VDD) 201的一半(即，中值調諧電壓)時，跟蹤電路212、214關閉。對于這一中值調諧電壓(Vtune)216，電荷泵的NMOS部分和PMOS部分兩者具有更多凈空。在這一情景中，在“開啟”路徑與“關閉”路徑之間的切換期間，第一電流源202的第一漏節點(Vp)208上的電壓和第二電流源204的第二漏節點(Vn) 210上的電壓將經歷微乎其微的電壓改變。因此，在充電/放電循環的此部分期間，對于跟蹤電路212、214而言，無需穩定第一漏節點(Vp) 208和第二漏節點(Vn) 210的電壓電平。
[0046]例如，中值調諧電壓(Vtune) 216將被施加于第一跟蹤電路212的NMOS晶體管(Tnl)234的柵極。中值調諧電壓(Vtune) 216將使NMOS晶體管(Tnl) 234截止，并且作為響應，第三PMOS晶體管(Τ3)230將用作開關。中值調諧電壓(Vtune)216電平也將施加于第二跟蹤電路214的PMOS晶體管(Tp2) 236的柵極。中值調諧電壓(Vtune) 216將使PMOS晶體管(Τρ2)236截止，并且作為響應，第四NMOS晶體管(Τ4)將用作開關。
[0047]將領會，第一跟蹤電路212可防止第一漏節點(Vp) 208的電壓電平在“開啟”路徑有效時的約為調諧電壓(Vtune)216的值與“關閉”路徑有效時的第二電源電壓(VSS) 203的值之間改變。還將領會，第二跟蹤電路214可防止第二漏節點(Vn)210的電壓電平在“關閉”路徑有效時的約為調諧電壓信號(Vtune)216的值與“開啟”路徑有效時的第一電源電壓(VDD) 201之間改變。
[0048]將領會，在切換期間穩定第一漏節點(Vp) 208的電壓電平和第二漏節點(Vn) 210的電壓電平可減少電荷泵的電荷共享和注入效應。還將領會，在切換期間減少電荷共享和注入可減小失配電流。即，在“開啟”路徑有效時對電容器206進行充電的電流量可等于在“關閉”路徑有效時對電容器206進行放電的電流量，這可減少PLL輸出上的噪聲。
[0049]還將領會，穩定第一漏節點(Vp) 208的電壓電平可使第一晶體管(Tl) 220和第三晶體管(T3) 230在有效的“開啟”路徑與有效的“關閉”路徑之間切換期間保持在深度飽和工作區中。此外，將領會，穩定第二漏節點(Vn)210的電壓電平可使第二晶體管(T2)222和第四晶體管(Τ4)232在有效的“開啟”路徑與有效的“關閉”路徑之間切換期間保持在深度飽和工作區中。
[0050]參照圖3，示出了操作電路的方法300的特定實施例。例如，電路可以是圖1的PLL100或圖2的電路200。方法300包括在310在電荷泵的第一電源的第一漏節點處跟蹤調諧電壓信號。例如，在圖2中，第一電壓跟蹤電路212可在電荷泵的第一電流源202的第一漏節點(Vp) 208處跟蹤調諧電壓信號(Vtune) 216。方法300進一步包括在320在電荷泵的第二電源的第二漏節點處跟蹤調諧電壓信號。例如，在圖2中，第二電壓跟蹤電路214可在電荷泵的第二電流源204的第二漏節點(Vn) 210處跟蹤調諧電壓信號(Vtune)216。
[0051]方法300進一步包括在330響應于調諧電壓信號來穩定第一漏節點的電壓以及穩定第二漏節點的電壓。第一漏節點和第二漏節點可通過使第一和第二晶體管保持在飽和工作區中來穩定。例如，在圖2中，響應于調諧電壓信號(Vtune)216的改變，第一電壓跟蹤電路212可通過使第三晶體管(T3) 230保持飽和來穩定第一漏節點(Vp) 208，并且第二電壓跟蹤電路214可通過使第四晶體管(T4) 232保持飽和來穩定第二節點(Vn) 210。
[0052]方法300進一步包括在340確定調諧電壓信號是否接近電源電壓信號的一半。當調諧電壓信號接近電源電壓信號的一半時，在350，不跟蹤調諧電壓信號。例如，在圖2中，當調諧電壓信號(Vtune) 216為電源電壓(VDD) 201的一半或在第一電源電壓(VDD) 201與第二電源電壓(VSS) 203之間的中點時，則第一和第二跟蹤電路212、214不提供電流，或者分別向第一和第二漏節點208、210提供很少的電流。
[0053]當調諧電壓信號不接近電源電壓信號的一半時，方法300返回至310并且繼續跟蹤調諧電壓信號。例如，在圖2中，當調諧電壓信號(Vtune) 216不接近電源電壓(VDD) 201的一半或不在第一電源電壓(VDD) 201與第二電源電壓(VSS) 203之間的中點時，則第一或第二跟蹤電路212、214分別向第一和第二漏節點208、210提供電流。
[0054]參照圖4，描繪了無線通信設備的特定解說性實施例的框圖并將其一般地標示為400。設備400包括耦合至存儲器432的處理器，諸如數字信號處理器(DSP) 410。
[0055]圖4還示出了被耦合至處理器410以及顯示器428的顯示控制器426。編碼器/解碼器(CODEC) 434也可耦合至處理器410。揚聲器436和話筒438可被耦合至C0DEC434。圖4還指示無線控制器440可被耦合至處理器410及無線天線442。在一特定實施例中，布置在無線控制器440與無線天線442之間的射頻(RF)接口 460包括耦合至壓控振蕩器466的帶有電壓跟蹤電路的電荷泵464。在一解說性實施例中，帶有電壓跟蹤電路的電荷泵464可包括圖1的電荷泵130和電壓跟蹤電路113，或者圖2的第一電壓跟蹤電路212、第二電壓跟蹤電路214、和/或電路200的一個或多個其他組件。帶有電壓跟蹤電路的電荷泵464可向壓控振蕩器466施加調諧電壓，如參照圖1的調諧電壓信號116和圖2的調諧電壓信號216所描述的。在一特定實施例中，帶有電壓跟蹤電路的電荷泵464可執行圖3的方法300。
[0056]在一特定實施例中，顯示器428經由高速串行接口 470被耦合至顯示控制器426。高速串行接口 470包括帶有電壓跟蹤電路的電荷泵474以及壓控振蕩器(VC0)476。在一解說性實施例中，帶有電壓跟蹤電路的電荷泵476可包括圖1的電荷泵130和電壓跟蹤電路113，或者圖2的第一電壓跟蹤電路212、第二電壓跟蹤電路214、和/或電路200的一個或多個其他組件。帶有電壓跟蹤電路的電荷泵474可向壓控振蕩器476施加調諧電壓，如參照圖1的調諧電壓信號116和圖2的調諧電壓信號216所描述的。在一特定實施例中，帶有電壓跟蹤電路的電荷泵474可執行圖3的方法300。
[0057]存儲器432可以是包括可執行指令456的有形的非瞬態處理器可讀存儲介質。指令456可由處理器410來執行。
[0058]在一特定實施例中，可將處理器410、顯示控制器426、存儲器432、C0DEC434、以及無線控制器440包括在系統級封裝或片上系統設備422中。在一特定實施例中，輸入設備430和電源444被I禹合至片上系統設備422。此外，在一特定實施例中，如圖4中所解說的，顯示器428、輸入設備430、揚聲器436、話筒438、無線天線442和電源444可在片上系統設備422的外部。然而，顯示器428、輸入設備430、揚聲器436、話筒438、無線天線442和電源444中的每一者可被耦合至片上系統設備422的組件，諸如接口或控制器。盡管高速串行接口 470被描繪為提供用于顯示器428的接口，但在其他實施例中，高速串行接口 470可提供至系統級封裝或片上系統設備422的一個或多個其他組件的接口。
[0059]結合所描述的實施例，公開了包括帶有電壓跟蹤電路的電荷泵和壓控振蕩器的電路。該電路包括用于跟蹤調諧電壓以及用于穩定第一電流源的漏節點和第二電流源的漏節點的裝置。例如，用于跟蹤調諧電壓以及用于穩定第一電流源的漏節點和第二電流源的漏節點的裝置可包括圖1的電壓跟蹤電路113、圖2的第一電壓跟蹤電路212、圖2的第二電壓跟蹤電路214、圖4的帶有電壓跟蹤電路的電荷泵464或其一部分、或者一個或多個用于跟蹤調諧電壓并穩定第一電流源的漏節點和第二電流源的漏節點的其他設備、電路、或模塊。
[0060]上文公開的設備和功能性可被設計和配置在存儲于計算機可讀介質上的計算機文件(例如，RTL、⑶SI1、GERBER等)中。一些或全部此類文件可被提供給基于此類文件來制造器件的制造處理人員。結果產生的產品包括半導體晶片，其隨后被切割為半導體管芯并被封裝成半導體芯片。這些芯片隨后可用在設備中，諸如機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理(PDA)、位置固定的數據單元、以及計算機。圖5描繪了電子設備制造過程500的特定解說性實施例。
[0061]物理器件信息502在制造過程500處(諸如在研究計算機506處)被接收。物理器件信息502可包括表示半導體器件的至少一種物理性質的設計信息，該半導體器件諸如圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合。例如，物理器件信息502可包括經由耦合至研究計算機506的用戶接口 504輸入的物理參數、材料特性、以及結構信息。研究計算機506包括耦合至計算機可讀介質(諸如存儲器510)的處理器508，諸如一個或多個處理核。存儲器510可存儲計算機可讀指令，其可被執行以使處理器508將物理器件信息502轉換成遵循文件格式并生成庫文件512。
[0062]在一特定實施例中，庫文件512包括至少一個包括經轉換的設計信息的數據文件。例如，庫文件512可包括半導體器件的庫，半導體器件包括包含圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的器件，該庫被提供以與電子設計自動化(EDA)工具520聯用。
[0063]庫文件512可在設計計算機514處與EDA工具520協同使用，設計計算機514包括耦合至存儲器518的處理器516，諸如一個或多個處理核。EDA工具520可作為處理器可執行指令被存儲在存儲器518處，以使得設計計算機514的用戶能設計庫文件512的包括圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的電路。例如，設計計算機514的用戶可經由耦合至設計計算機514的用戶接口 524來輸入電路設計信息522。電路設計信息522可包括表示半導體器件的至少一種物理性質的設計信息，該半導體器件諸如圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合。為了解說，電路設計性質可包括特定電路的標識以及與電路設計中其他元件的關系、定位信息、特征尺寸信息、互連信息、或表示半導體器件的物理性質的其他信息。
[0064]設計計算機514可被配置成轉換設計信息(包括電路設計信息522)以遵循文件格式。為了解說，該文件格式化可包括以分層格式表示關于電路布局的平面幾何形狀、文本標記、及其他信息的數據庫二進制文件格式，諸如圖形數據系統(GDSII)文件格式。設計計算機514可被配置成生成包括經轉換的設計信息的數據文件，諸如包括描述圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的信息以及還有其他電路或信息的GDSII文件526。為了解說，數據文件可包括與片上系統(SOC)對應的信息，該SOC包括圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合，并且還在該SOC內包括附加的電子電路和組件。
[0065]⑶SII文件526可在制造過程528處被接收以根據⑶SII文件526中的經轉換信息來制造圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLLlOO或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合。例如，設備制造過程可包括將GDSII文件526提供給掩模制造商530以創建一個或多個掩模，諸如用于與光刻工藝聯用的掩模，其被解說為代表性掩模532。掩模532可在制造過程期間被用于生成一個或多個晶片534,晶片534可被測試并被分成管芯,諸如代表性管芯536。管芯536包括包含器件的電路，該器件包括圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合。
[0066]管芯536可被提供給封裝過程538，其中管芯536被納入到代表性封裝540中。例如，封裝640可包括單個管芯536或多個管芯，諸如系統級封裝(SiP)安排。封裝540可被配置成遵循一個或多個標準或規范，諸如電子器件工程聯合委員會(JEDEC)標準。
[0067]關于封裝540的信息可諸如經由存儲在計算機546處的組件庫被分發給各產品設計者。計算機546可包括耦合至存儲器550的處理器548，諸如一個或多個處理核。印刷電路板(PCB)工具可作為處理器可執行指令被存儲在存儲器550處以處理經由用戶接口 544從計算機546的用戶接收的PCB設計信息542。PCB設計信息542可包括封裝半導體器件在電路板上的物理定位信息，該封裝半導體器件對應于包括圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的封裝540。
[0068]計算機546可被配置成轉換PCB設計信息542以生成數據文件，諸如帶有包括封裝半導體器件在電路板上的物理定位信息、以及電連接(諸如跡線和通孔)的布局的數據的GERBER文件552，其中該封裝半導體器件對應于包括圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的封裝540。在其他實施例中，由經轉換的PCB設計信息生成的數據文件可具有GERBER格式以外的格式。
[0069]GERBER文件552可在板組裝過程554處被接收并且被用于創建PCB，諸如根據GERBER文件552內存儲的設計信息來制造的代表性PCB556。例如，GERBER文件552可被上傳到一個或多個機器以執行PCB生產過程的各個步驟。PCB556可填充有電子組件(包括封裝540)以形成代表性印刷電路組裝件(PCA) 658。
[0070]PCA558可在產品制造過程560處被接收，并被集成到一個或多個電子設備中，諸如第一代表性電子設備562和第二代表性電子設備564。作為解說性的非限定性不例,第一代表性電子設備562、第二代表性電子設備564或這兩者可選自包括以下各項的組:其中集成了圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理(PDA)、位置固定的數據單元、以及計算機。作為另一解說的非限制性示例，電子設備562和564中的一者或多者可以是遠程單元(諸如移動電話、手持式個人通信系統(PCS)單元)、便攜式數據單元(諸如個人數據助理、啟用全球定位系統(GPS)的設備、導航設備)、位置固定的數據單元(諸如儀表讀數裝備)、或存儲或檢索數據或計算機指令的任何其他設備、或其任何組合。盡管圖5解說了根據本公開的教義的遠程單元，但本公開并不限于這些解說的單元。本公開的實施例可合適地用在包括具有存儲器和片上電路系統的有源集成電路系統的任何設備中。
[0071]包括圖1的電荷泵130或其組件、圖1的壓控振蕩器140或其組件、圖1的電壓跟蹤電路113、圖1的PLL100或其組件、圖2的第一電壓跟蹤電路212或其組件、圖2的第二電壓跟蹤電路214或其組件、圖2的電路200或其組件、圖4的帶有電壓跟蹤電路的電荷泵464或其組件、圖4的壓控振蕩器466或其組件、或其任何組合的設備可被制造、加工、和納入到電子設備中，如解說性過程500中所描述的。關于圖1-4所公開的實施例的一個或多個方面可被包括在各個處理階段，諸如被包括在庫文件512、⑶SII文件526、以及GERBER文件552內，以及被存儲在研究計算機506的存儲器510、設計計算機514的存儲器518、計算機546的存儲器550、在各個階段(諸如在板組裝過程554處)使用的一個或多個其他計算機或處理器(未示出)的存儲器處，并且還被納入到一個或多個其他物理實施例中，諸如掩模532、管芯536、封裝540、PCA558、其他產品(諸如原型電路或設備(未示出))中、或其任何組合。盡管描繪了從物理器件設計到最終產品的各個代表性生產階段，然而在其他實施例中可使用較少的階段或可包括附加階段。類似地，過程500可由單個實體或由執行過程500的各個階段的一個或多個實體來執行。
[0072]本領域技術人員將進一步領會，結合本文所公開的實施例來描述的各種解說性邏輯框、配置、模塊、電路、和算法步驟可實現為電子硬件、由處理器執行的計算機軟件、或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經在上文以其功能性的形式作了一般化描述。此類功能性是被實現為硬件還是處理器可執行指令取決于具體應用和加諸于整體系統的設計約束。技術人員可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本公開的范圍。
[0073]結合本文所公開的實施例描述的方法或算法的各個步驟可直接用硬件、由處理器執行的軟件模塊或兩者的組合來實現。軟件模塊可駐留在隨機存取存儲器(RAM)、閃存、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦式可編程只讀存儲器(EPROM)、電可擦式可編程只讀存儲器(EEPROM)、寄存器、硬盤、可移動盤、壓縮盤只讀存儲器(CD-ROM)、或本領域中所知的任何其他形式的非瞬態存儲介質。示例性存儲介質耦合到處理器以使得該處理器能從該存儲介質讀取信息以及向該存儲介質寫入信息。替換地，存儲介質可以被整合到處理器。處理器和存儲介質可駐留在專用集成電路(ASIC)中。ASIC可駐留在計算設備或用戶終端中。在替換方案中，處理器和存儲介質可作為分立組件駐留在計算設備或用戶終端中。
[0074]提供前面對所公開的實施例的描述是為了使本領域技術人員皆能制作或使用所公開的實施例。對這些實施例的各種修改對于本領域技術人員而言將是顯而易見的，并且本文中定義的原理可被應用于其他實施例而不會脫離本公開的范圍。因此，本公開并非旨在被限定于本文中示出的實施例，而是應被授予與如由所附權利要求定義的原理和新穎性特征一致的最廣的可能范圍。
【權利要求】
1.一種電路,包括: 耦合至第一電流源且耦合至電容器的充電電流路徑，所述充電電流路徑包括所述第一電流源的漏節點； 耦合至第二電流源且耦合至所述電容器的放電電流路徑，所述放電電流路徑包括所述第二電流源的漏節點； 第一跟蹤電路，其耦合至所述第一電流源的所述漏節點；以及 第二跟蹤電路，其耦合至所述第二電流源的所述漏節點， 其中所述第一跟蹤電路響應于調諧電壓信號選擇性地更改以穩定所述第一電流源的所述漏節點的電壓電平，并且所述第二跟蹤電路響應于所述調諧電壓信號選擇性地更改以穩定所述第二電流源的所述漏節點的電壓電平。
2.如權利要求1所述的電路，其特征在于，穩定所述第一電流源的所述漏節點的電壓電平包括使晶體管保持在飽和工作區中。
3.如權利要求1所述的電路，其特征在于，進一步包括響應于所述調諧電壓的可控振蕩器。
4.如權利要求3所述的電路，其特征在于，進一步包括被配置成生成所述調諧電壓的電荷泵。
5.如權利要求1所 述的電路，其特征在于，所述充電電流路徑進一步包括第一晶體管且所述放電電流路徑進一步包括第二晶體管，其中所述第一晶體管和所述第二晶體管具有基本相反的特性。
6.如權利要求5所述的電路，其特征在于，所述第一跟蹤電路通過第三晶體管耦合至所述第一電流源的所述漏節點，其中所述第三晶體管和所述第一晶體管具有基本相似的特性。
7.如權利要求5所述的電路，其特征在于，所述第二跟蹤電路通過第四晶體管耦合至所述第二電流源的所述漏節點，其中所述第四晶體管和所述第二晶體管具有基本相似的特性。
8.如權利要求1所述的電路，其特征在于，進一步包括其中集成了所述第一跟蹤電路和所述第二跟蹤電路的設備，所述設備選自包括以下各項的組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理(PDA)、位置固定的數據單元、以及計算機。
9.一種電路,包括: 耦合至第一電流源且耦合至電容器的充電電流路徑，所述充電電流路徑包括所述第一電流源的漏節點； 耦合至第二電流源且耦合至所述電容器的放電電流路徑，所述放電電流路徑包括所述第二電流源的漏節點；以及 用于跟蹤調諧電壓以及用于穩定所述第一電流源的所述漏節點和所述第二電流源的所述漏節點的裝置。
10.如權利要求9所述的電路，其特征在于，所述用于跟蹤的裝置包括: 第一跟蹤電路，其耦合至所述第一電流源的所述漏節點；以及 第二跟蹤電路，其耦合至所述第二電流源的所述漏節點，其中所述第一跟蹤電路響應于調諧電壓信號選擇性地更改以穩定所述第一電流源的所述漏節點的電壓電平，并且所述第二跟蹤電路響應于所述調諧電壓信號選擇性地更改以穩定所述第二電流源的所述漏節點的電壓電平。
11.如權利要求10所述的電路，其特征在于，所述第一跟蹤電路用所述調諧電壓來均衡所述第一電流源的所述漏節點，并且所述第二跟蹤電路用所述調諧電壓來均衡所述第二電流源的所述漏節點。
12.如權利要求10所述的電路，其特征在于，當所述調諧電壓接近電源電壓的一半時，所述第一跟蹤電路和所述第二跟蹤電路關閉。
13.如權利要求9所述的電路，其特征在于，進一步包括響應于所述調諧電壓的可控振蕩器，其中所述充電電流路徑還包括第一晶體管且所述放電電流路徑還包括第二晶體管，并且其中所述第一晶體管和所述第二晶體管具有基本相反的特性。
14.如權利要求13所述的電路，其特征在于，所述第一跟蹤電路通過第三晶體管耦合至所述第一電流源的所述漏節點，所述第二跟蹤電路通過第四晶體管耦合至所述第二電流源的所述漏節點，其中所述第三晶體管和所述第一晶體管具有基本相似的特性，并且所述第四晶體管和所述第二晶體管具有基本相似的特性。
15.如權利要求13所述的電路，其特征在于，穩定所述第一電流源的所述漏節點和所述第二電流源的所述漏節點包括使所述第一晶體管和所述第二晶體管保持在飽和工作區中。
16.如權利要求9所述的電路，其特征在于，還包括其中集成了所述充電電流路徑和所述放電電流路徑的設備，所述設備選自包括以下各項的組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理(PDA)、位置固定的數據單元、以及計算機。
17.—種方法,包括: 在第一電路處跟蹤調諧電壓，所述第一電路耦合至電荷泵的第一電源的第一漏節點； 在第二電路處跟蹤所述調諧電壓，所述第二電路耦合至所述電荷泵的第二電源的第二漏節點；以及 響應于所述調諧電壓來穩定所述第一漏節點的第一電壓和所述第二漏節點的第二電壓。
18.如權利要求17所述的方法，其特征在于，穩定所述第一漏節點的第一電壓包括使耦合至所述第一漏節點的所述第一電路的第一晶體管保持在飽和工作區中，并且其中穩定所述第二漏節點的第二電壓包括使耦合至所述第二漏節點的所述第二電路的第二晶體管保持在飽和區中。
19.如權利要求17所述的方法，其特征在于，進一步包括當所述調諧電壓信號接近所述第一電源的電源電壓信號的一半時不跟蹤所述調諧電壓信號。
20.如權利要求17所述的方法，其特征在于，所述第一電路和所述第二電路被集成到設備中，所述設備選自包括以下各項的組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理(PDA)、位置固定的數據單元、以及計算機。
【文檔編號】H03L7/089GK103947117SQ201280055162
【公開日】2014年7月23日 申請日期:2012年11月12日 優先權日:2011年11月10日
【發明者】C·鐘, S·L·納弗伯斯, N·V·丹恩, X·孔 申請人:高通股份有限公司