開關電路的制作方法
【專利摘要】一實施方式的開關電路(1)包括：開關元件(10)，其含有第一端子(13)及第二端子(11)，且通過脈沖信號驅動而開關第一端子及第二端子的導通狀態；電源部(30)，其對開關元件的第一端子供給電壓；負載電路(40)，其與電源部并聯連接；無源電路部(50)，其連接于電源部和負載電路的連接點與開關元件的第一端子之間，且在脈沖信號的時鐘頻率的N倍(N為1以上的整數)的頻率下，抑制從連接點流向開關元件的電流；及諧振電路部(60)，其連接于無源電路部與連接點之間，且在N倍的頻率下諧振。
【專利說明】開關電路
【技術領域】
[0001]本發明涉及開關電路。
【背景技術】
[0002]已知利用了晶體管等開關元件的開關電路(參照專利文獻I)。在專利文獻I記載的開關電路中，對開關元件的輸入端子(例如柵極端子)供給PWM(Pulse WidthModulation，脈寬調制)信號。通過PWM信號的時鐘頻率(開關頻率)，控制開關元件的接通/斷開。根據開關元件的接通/斷開，輸出端子(例如漏極端子)與電感器的連接點的電壓發生變動。其結果，可控制一端與該連接點連接的負載電路的驅動。
[0003]現有技術文獻
[0004]專利文獻
[0005]專利文獻1:日本專利特開2006-101637號公報
【發明內容】
[0006]發明要解決的課題
[0007]然而，有時與在開關元件的接通狀態下流經負載電路的電流不同地，由于開關元件接通/斷開的時鐘頻率(開關頻率)的整數倍的信號成分，多余的電流流經負載電路或開關元件，產生不必要的電力消耗。
[0008]因此，本發明的目的在于提供一種可進一步實現電力效率的提升的開關電路。
[0009]用于解決課題的手段
[0010]本發明的一方面的開關電路包括:開關元件，其含有第一端子及第二端子，且通過脈沖信號驅動而開關第一端子及第二端子的導通狀態；電源部，其對開關元件的第一端子供給電壓；負載電路，其與電源部并聯連接；無源電路部，其連接于電源部和負載電路的連接點與開關元件的第一端子之間，且在脈沖信號的時鐘頻率的N倍(N為I以上的整數)的頻率下，抑制從上述連接點流向開關元件的電流；及諧振電路部，其連接于無源電路部與上述連接點之間，且在N倍的頻率下諧振。
[0011]在該構成中，開關元件經由無源電路部及諧振電路部而與連接點連接。因此，可通過開關元件的開關動作，控制對連接點供給的來自電源部的電壓的狀態。其結果，可控制對與電源部并聯連接的負載電路施加的電壓狀態。另一方面，因無源電路部在脈沖信號的時鐘頻率的N倍的頻率下抑制從上述連接點流向開關元件的電流，所以可減少多余的能量消耗。進而，因諧振電路部在上述N倍的頻率下諧振，所以對負載電路施加的電壓成分中的N倍的頻率成分得以減少，因此可減少多余的能量消耗。其結果，可實現功率效率的提升。
[0012]在一實施方式中，從上述開關元件側觀察的無源電路部的阻抗的虛部可為零以上且開關元件的輸出寄生電容的電抗的絕對值的2倍以下。在該情況下，從上述開關元件側觀察的無源電路部的阻抗的虛部只要在N倍的頻率下為零以上且開關元件的輸出寄生電容的電抗的絕對值的2倍以下即可。[0013]在該方式中，無源電路部可在脈沖信號的時鐘頻率的N倍的頻率下，更可靠地抑制從上述連接點流向開關元件的電流。
[0014]在一實施方式中，從上述負載電路側觀察的諧振電路部的阻抗的實部及虛部可在N倍的時鐘頻率下小于負載電路的阻抗。
[0015]在該方式中，可在上述N倍的頻率下進一步降低對負載電路施加的電壓，其結果，可減少多余的能量消耗。
[0016]上述脈沖信號可為脈沖信號的脈沖寬度的占空比通過具有比時鐘頻率低的頻率成分的信號而隨時間調制的信號。
[0017]無源電路部及諧振電路部對時鐘頻率的N倍的頻率發揮作用，而實質上不對比時鐘頻率低的頻率成分發揮作用。因此，該低的頻率成分的信號可容易地通過無源電路部及諧振電路部而傳輸至負載電路。其結果，通過該信號成分而使對負載電路施加的電壓狀態發生變動。
[0018]在一實施方式中，無源電路部可由至少一個電抗元件構成，且具有與開關元件的第一端子連接的第一端及與上述連接點連接的第二端。
[0019]在一實施方式中，無源電路部可由至少一個傳輸線路構成，且具有與開關元件的第一端子連接的第一端及與上述連接點連接的第二端。
[0020]在一實施方式中，諧振電路部可具備由至少一個電抗元件串聯連接而成的M個諧振元件。在該方式中，M個諧振元件中的至少一個諧振元件可在N倍的頻率下諧振。M個諧振元件可并聯連接。
[0021]在一實施方式中，上述諧振電路部可包括M條(M為I以上的整數)傳輸線路。在該方式中，M條傳輸線路中的至少一條傳輸線路可具有與時鐘頻率的N倍的頻率對應的波長的1/4的電氣長度。
[0022]發明效果
[0023]根據本發明，可提供一種可進一步實現電力效率的提升的開關電路。
【專利附圖】
【附圖說明】
[0024]圖1是表示一實施方式的開關電路的概略構成的圖。
[0025]圖2是用于說明驅動圖1所示的開關電路的信號的圖。
[0026]圖3是表示元件數最少、且針對時鐘頻率而設計的無源電路部的設計條件的圖。
[0027]圖4是表示在時鐘頻率下進行動作的開關電路的構成的一例的圖。
[0028]圖5是表示針對時鐘頻率的I次及2次諧波而設計的無源電路部中的元件數最少的無源電路部的設計條件的圖。
[0029]圖6是表示針對時鐘頻率的I次及2次諧波而設計的無源電路部的電路構成的例子的圖。
[0030]圖7是表示針對時鐘頻率的I次、2次及3次諧波而設計的無源電路部的電路構成的例子的圖。
[0031]圖8是表示圖7(a)所示的電路構成中端子A、B的連接狀態的具體例的圖。
[0032]圖9是表示包括諧振電路部的其它例的開關電路的概略構成的示意圖。
[0033]圖10是表示一條前端開路短截線中存在多個可同時諧振的諧波次數的圖表。[0034]圖11是表示由一條傳輸線路構成無源電路部的情況下的傳輸線路的配置候選的圖。
[0035]圖12是表示由兩條傳輸線路構成無源電路部的情況下的傳輸線路的配置候選的圖。
[0036]圖13是表示由兩條傳輸線路構成無源電路部的情況下的模擬用的電路的圖。
[0037]圖14是表示模擬結果的圖。
[0038]圖15是表示由3條傳輸線路構成無源電路部的情況下的構成例的圖。
【具體實施方式】
[0039]以下，參照附圖對本發明的實施方式進行說明。在附圖的說明中，對同一元素標注同一標號，且省略重復的說明。附圖的尺寸比率并非必需與所說明的內容一致。
[0040]利用圖1及圖2對一實施方式的開關電路進行說明。圖1是表不一實施方式的開關電路I的概略構成的電路圖。圖2是用于說明驅動開關電路I的信號的圖。開關電路I的例子為開關電源電路或時變電源電路。
[0041]開關電路I包括開關元件10。在本實施方式中，若無特別說明，開關元件10為絕緣型場效應晶體管(MOSFET)。MOSFET的例子包括功率M0SFET。在該情況下，開關元件10具有接地的源極端子11、與信號源20連接且從信號源20被供給信號的柵極端子12、及與電源部30連接且被供給電壓Vdd (例如16V)的漏極端子13。在開關元件10中存在因該構成產生的輸出寄生電容Cds。輸出寄生電容Cds包括漏極-源極間的輸出寄生電容。在圖1中，將輸出寄生電容Cds表不為電容器14。
[0042]信號源20將用于使開關元件10開關的信號供給至柵極端子12。從信號源20輸入至柵極端子12的信號為PWM信號SP。參照圖2對PWM信號Sp進行說明。圖2是用于說明PWM信號的圖。在圖2(a)中表不有用于生成P麗信號Sp的兩種信號的例子。在圖2(b)中表示有PWM信號的一例。PWM信號Sp是，具有第一頻率的信號(SI)通過具有比第一頻率高的第二頻率的信號(S2)調制脈沖寬度的占空比而得的脈沖信號。信號(S2)的例子為三角波或鋸齒波信號(參照圖2(a))。PWM信號Sp的時鐘頻率feK、即、使開關元件10開關的開關頻率對應于上述第二頻率。信號源20的另一端接地。
[0043]返回至圖1，說明開關電路I的構成。電源部30為包括直流電源31的直流電源部。從阻止開關元件10的上述第一頻率成分流入至直流電源31的觀點而言，電源部30可具備電感器32。直流電源31的正極經由電感器32而連接到漏極端子13。以下，將連接漏極端子13與直流電源31的線稱為信號路徑。直流電源31的負極接地。
[0044]與電源部30并聯地連接有負載電路40。負載電路40的例子包括電阻負載及電感負載。負載電路40的一端41連接到直流電源31的正極，負載電路40的另一端42接地。在如圖1所示那樣具備電感器32的情況下，負載電路40的一端41連接到電感器32的與直流電源31側相反側的端。該連接點作為輸出端口 P而發揮功能。
[0045]在上述構成中，若從信號源20供給的PWM信號SP輸入到開關元件10，則通過PWM信號SP而使漏極端子13與源極端子11的導通狀態開關。這樣，由于輸出端口 P的電壓狀態發生變動，所以對負載電路40施加的電壓狀態發生變化。其結果，在負載電路40中流動的電流發生變動。因此，例如若連接高頻功率放大器作為負載電路，則可將電源功率效率維持為較高的狀態下，使高頻信號的輸出振幅以較深的深度調制。
[0046]為減少開關動作中的電力消耗，開關電路I在開關元件10與輸出端口 P之間具備無源電路部50及諧振電路部60。無源電路部50及諧振電路部60作為在PWM信號Sp中截止時鐘頻率fa的N次諧波，使具有比時鐘頻率低的頻率、即上述第一頻率的信號SI通過的濾波器而發揮功能。以下，對無源電路部50及諧振電路部60進行說明。
[0047]無源電路部50配置于開關元件10與輸出端口 P之間。無源電路部50具有與漏極端子13連接的第一端50a及與輸出端口 P連接的第二端50b。無源電路部50具有在對開關元件10供給的脈沖信號的時鐘頻率feK的N倍的頻率下滿足下述“無源電路部條件”的構成。在以下的說明中，將從開關元件10觀察的(或從開關元件10觀察的情況下的)無源電路部50的阻抗設為Z，將阻抗Z的虛部設為Zimg。[0048](無源電路部條件)
[0049]阻抗Z的虛部Zimg為零以上，且為輸出寄生電容Cds的電抗的絕對值的2倍以下。
[0050]通過滿足上述“無源電路部條件”，在N次諧波下輸出寄生電容Cds與無源電路部50的合成阻抗變大。其結果，通過無源電路部50而抑制N倍的時鐘頻率成分的電流在開關元件10中流過。因此，可減少由開關動作引起的在開關元件10中消耗的多余的電力。若無源電路部50以滿足“無源電路部條件”的方式構成，則無源電路部50可為由至少一個電抗元件構成的二端口網絡。此外，無源電路部50可為由至少一個傳輸線路(包括短截線(stub)的情況)構成的二端口網絡。對無源電路部50的具體例在下面敘述。
[0051]諧振電路部60為在作為脈沖信號的PWM信號Sp的時鐘頻率&的N倍的頻率下諧振的電路。作為諧振狀態的例子，從負載電路40側觀察的(或從負載電路40側觀察的情況下的)諧振電路部60的阻抗的實部及虛部在N倍的時鐘頻率小于負載電路40的阻抗即可。
[0052]在圖1中，作為一例，表示有將作為電抗元件的電感器及電容器串聯連接而成的M個諧振元件61i~61m并聯而成的電路部。各諧振元件61i~61m的一端在將輸出端口 P與漏極端子13連接的信號路徑上在第二端50b與輸出端口 P之間連接。各諧振元件~61?的另一端接地。M個諧振元件6^~61M中的至少一個諧振元件所包括的電感器及電容器各自的元件值為在時鐘頻率的N倍的頻率下諧振的元件值。
[0053]在該構成中，在時鐘頻率&的N倍的頻率下開關元件10進行開關動作的情況下，在諧振電路部60中發生諧振。通過該諧振，諧振電路部60的阻抗的實部及虛部變得小于負載電路40的阻抗，因此與負載電路40相比，電流更容易流向諧振電路部60側。即，通過開關元件10進行開關動作，對負載電路40施加的電壓可具有的時鐘頻率feK的N倍的頻率成分接近于零。因此，在時鐘頻率&的N次諧波中，可減少由負載電路40引起的多余的能量消耗。
[0054]如上所述，由于在包括無源電路部50及諧振電路部60的開關電路I中，可減少多余的電力消耗，其結果，可實現功率效率的提升。
[0055]以下，例示各種方式的同時對無源電路部50及諧振電路部60的構成具體地進行說明。
[0056](第一實施方式)
[0057]在本實施方式中，將開關電路I也稱為開關電路1A。此外，將無源電路部50及諧振電路部60分別稱為無源電路部50A及諧振電路部60A。無源電路部50A為不包括電阻且由至少一個電抗構成的二端口網絡。如圖1所例示，諧振電路部60A為M個諧振元件61^~6 Im的并聯電路。
[0058]在該情況下，無源電路部50A的阻抗Z僅為虛部。無源電路部50A以其阻抗Z的虛部Zimg滿足上述“無源電路部條件”的方式設計。即，在本實施方式中，無源電路部50A以在時鐘頻率fa中無源電路部50A與輸出寄生電容Cds的合成阻抗成為無限大的方式設計。在該情況下，由于無源電路部50的阻抗的虛部Zimg與輸出寄生電容Cds的電抗的絕對值相等，所以滿足“無源電路部條件”。以下，將無源電路部50A對于N倍的頻率的電抗設為作為角頻率ω的函數的ΧΝ(ω)進行說明。此處，例示N的具體數值而對無源電路部50Α進行說明，但關于元件的標號，有時也標注相同的標號。然而，各元件的元件值設定為與所例示的N的值對應的數值。
[0059]首先，對N=I的情況進行說明。N與M并非必需一致，在以下的說明中，設為N=I且M=10圖3是表示元件數最少且N=I的情況下的無源電路部的設計條件的圖。圖3中的橫軸表示角頻率ω，縱軸表示電抗(Ω)。圖3中的實線表示無源電路部50Α的電抗X1(O)，單點劃線為基于輸出寄生電容Cds的電抗的絕對值的輸出寄生電容Cds的電抗曲線。由于圖3所示的電抗X1(Q)為一次函數，所以以下式表示。
[0060][數I]
[0061]J-X1(O)=J-CoL510-(I)
[0062]具有式⑴所示的電抗曲線的無源電路部50Α如圖4所示那樣可由一個作為線圈的電感器510構成。圖4是表示N=I的情況下的開關電路的構成的一例的圖。負載電路40表示為電阻。式⑴中的L51tlS電感器510的元件值(電感)。在將與時鐘頻率fa對應的角頻率設為ωεκ的情況下，作為無源電路部50Α的電感器510所滿足的條件如下所述。
[0063][數2]
[0064]X1(O) =0...(2a)
[0065]
【權利要求】
1.一種開關電路，包括: 開關元件，具有第一端子及第二端子，且通過脈沖信號驅動而開關所述第一端子及第二端子的導通狀態； 電源部，對所述開關元件的所述第一端子供給電壓； 負載電路，與所述電源部并聯連接； 無源電路部，連接于所述電源部和所述負載電路的連接點與所述開關元件的所述第一端子之間，且在所述脈沖信號的時鐘頻率的N倍的頻率下，抑制從所述連接點流向所述開關元件的電流，其中，N為I以上的整數；及 諧振電路部，連接于所述無源電路部與所述連接點之間，且在所述N倍的頻率下諧振。
2.如權利要求1的開關電路，其中， 從所述開關元件側觀察的所述無源電路部的阻抗的虛部大于零，且為所述開關元件的輸出寄生電容的電抗的絕對值的2倍以下。
3.如權利要求1或2的開關電路，其中， 從所述負載電路側觀察的所述諧振電路部的阻抗的實部及虛部在所述N倍的時鐘頻率下小于所述負載電路的阻抗。
4.如權利要求1至3的任一項所述的開關電路，其中， 所述脈沖信號是所述脈沖信號的脈沖寬度的占空比通過具有比所述時鐘頻率低的頻率成分的信號而隨時間調制的信號。
5.如權利要求1至4的任一項所述的開關電路，其中， 所述無源電路部由至少一個電抗元件構成，且具有與所述開關元件的所述第一端子連接的第一端及與所述連接點連接的第二端。
6.如權利要求1至4的任一項所述的開關電路，其中， 所述無源電路部由至少一個傳輸線路構成，且具有與所述開關元件的所述第一端子連接的第一端及與所述連接點連接的第二端。
7.如權利要求1至6的任一項所述的開關電路，其中， 所述諧振電路部具備由至少一個電抗元件串聯連接而成的M個諧振元件，其中，M為I以上的整數， 所述M個諧振元件中的至少一個諧振元件在所述時鐘頻率的N倍的頻率下諧振。
8.如權利要求1至6的任一項所述的開關電路，其中， 所述諧振電路部包括M條傳輸線路，其中，M為I以上的整數， 所述M條傳輸線路中的至少一條傳輸線路具有與所述時鐘頻率的N倍的頻率對應的波長的1/4的電氣長度。
【文檔編號】H03F3/217GK103548258SQ201280024953
【公開日】2014年1月29日 申請日期:2012年4月2日 優先權日:2011年6月27日
【發明者】初川聰, 志賀信夫, 藤川一洋, 大平孝, 和田和千, 鳥仁圖雅, 石岡和也, 澤田和志 申請人:住友電氣工業株式會社, 國立大學法人豐橋技術科學大學