電荷再分配數模轉換器的制造方法
【專利摘要】本公開的實施方案可提供有片上存儲電容器的電荷再分配DAC以取代傳統的外部參考電壓來向DAC提供電荷。DAC可包括具有第一極板和第二極板的片上存儲電容器，DAC電容器陣列以生成DAC輸出，以及由DAC輸入字控制的開關陣列以耦合DAC電容器到存儲電容器。電荷再分配DAC還可包括第一開關，其連接第一極板到外部端子用于第一外部參考電壓，以及第二開關，其連接第二極板到外部端子用于第二外部參考電壓。一個實施方案可提供包括電荷再分配DAC的ADC。
【專利說明】電荷再分配數模轉換器
【技術領域】
[0001]本發明涉及信號處理器，并且更具體地來講，涉及一種可以在IC芯片上完全實現電荷再分配的電荷再分配數模轉換器(DAC)。
【背景技術】
[0002]電荷再分配DACs常見于現代集成電路中，特別是CMOS開關電容器設計中。它們在很多應用中具有用途，包括模數(ADC)架構，如流水線和逐次逼近型(SAR)ADC。取決于應用，關鍵性能度量可以是DAC的線性度及其建立速度。
[0003]圖1中示出示例性3比特電荷再分配DAC100。其包括端接電容器102和二進制加權電容器104.1、104.2和104.3的陣列，其中各自的電容量為1C、1C、2C和4C。DAC輸入是3比特二進制數字字，其中每個比特控制連接到電容器的開關106.1、106.2或106.3中的各個開關。取決于DAC輸入字的相應比特，開關106.1、106.2和106.3的另一個側連接到參考電壓Vkef或地線GND。通常，數字“I”控制相應開關連接到參考電壓Vkef，而數字“O”控制相應開關連接到GND。DAC輸出由公式/Cttrtal確定，其中Cselerted為DAC字所選的電容量，而Cttrtal為DAC100中的所有電容量的總和。例如，如果DAC編碼為101，通過連接開關106.1和106.3到參考電壓Vkef來選擇電容器104.1和104.3，而開關106.2連接電容器 104.2 到地線 GND。輸出將為(4C+1C) / (4C+2C+1C+1C) =5/8*VKEF。
[0004]參考電壓Vkef和地線GND具有關聯的寄生電感，通過Lpaki和Lpak2表示。當DAC電容器中的任何一個從Vkef切 換至地線GND時(反之亦然)，位于DAC輸出的電壓將振鈴一段時間，這取決于寄生電感的特性和DAC100的電容量。在典型的集成電路中，振鈴現象限制可以驅動DAC的頻率。
[0005]從而，在高速下，DAC的性能經常受限于寄生電感。因此，有必要改進電荷再分配DAC建立的速度，特別是SAR ADC應用。
【專利附圖】
【附圖說明】
[0006]圖1為傳統電荷再分配DAC。
[0007]圖2示出根據本發明的一個實施方案的電荷再分配DAC。
[0008]圖3示出根據本發明的實施方案的第二階段中的圖2的電荷再分配DAC。
[0009]圖4不出根據本發明的另一個實施方案的另一個電荷再分配DAC。
[0010]圖5示出根據本發明的實施方案的有電荷再分配DAC的SARADC。
[0011]圖6示出根據本發明的實施方案的電荷再分配DAC的流程。
[0012]圖7示出根據本發明的另一個實施方案的另一個電荷再分配DAC。
[0013]圖8示出根據本發明的另一個實施方案的另一個電荷再分配DAC。
【具體實施方式】
[0014]本公開的實施方案可提供有片上存儲電容器的電荷再分配DAC以取代傳統的外部參考電壓來向DAC提供電荷。DAC可包括具有第一極板和第二極板的片上存儲電容器，DAC電容器陣列以生成DAC輸出，以及由DAC輸入字控制的開關陣列以耦合DAC電容器到存儲電容器。電荷再分配DAC還可包括第一開關，其連接第一極板到外部端子用于第一外部參考電壓，以及第二開關，其連接第二極板到外部端子用于第二外部參考電壓。一個實施方案可提供包括電荷再分配DAC的ADC。
[0015]本發明的另一個實施方案可提供一種用于生成用于數模轉換器(DAC)的數模輸出的方法。該方法可包括對到DAC的片上存儲電容器的兩個外部參考電壓進行采樣。此外，該方法可包括從外部參考電壓斷開DAC的片上存儲電容器，并根據DAC輸入字連接多個DAC電容器到片上存儲電容器。
[0016]圖2示出根據本發明的一個實施方案的電荷再分配DAC200。該電荷再分配DAC200可以是N比特DAC (例如，N是大于一的整數)，并且包括端接電容器202和二進制加權電容器204.1-204.N陣列，以及多個開關206.1-206.N。電荷再分配DAC200還可包括兩個開關208.1和208.2，以及存儲電容器Ckes210。電荷再分配DAC200的所有這些組件都可集成在IC芯片220上(例如，同一芯片上)，并且存儲電容器Ckes210可以是片上存儲電容器。
[0017]存儲電容器CKES210可具有兩側(例如，兩個極板)以存儲電荷。開關208.1可具有一端，其耦合到Ckes210的第一側(例如，頂板或頂側)，以及另一端，其耦合到IC芯片的第一端子，其可在運行期間連接到第一參考電壓VKEF1。開關208.1從而控制Ckes210的第一側與第一參考電壓Vkefi之間的連接。開關208.2可具有一端，其耦合到Ckes210的第二側上(例如，底板或底側)，以及另一端，其耦合到IC芯片的第二端子，其可在運行期間連接到第二參考電壓VKEF2。開關208.2從而控制CKES210的第二側與第二參考電壓Vkef2之間的連接。每個電容器204.1-204.N都可由各個開關206.1-206.N控制，以從存儲電容器CKES210斷開，或連接到存儲電容器Ckes210的第一側或存儲電容器Ckes210的第二側。在一個實施方案中，第一參考電壓Vkefi可具有比第二參考電壓Vkef2更高的電壓值。例如，第一參考電壓可以是正參考值Vkef+ (例如，正電源VDD)，而第二參考電壓Vkef2可以是低于Vkef+的正參考值，或地線GND，或負參考值P VEEF_ (例如，負電源VSS)。
[0018]開關206.1-206.N可由DAC輸入字控制，其可以是N比特二進制數字字，其中每個比特各自地控制開關。開關206.1可由最低比特位(LSB)控制，并且從而電容器204.1可對應于LSB，并且它的電容量可以是單位電容量(例如，1C)。開關206.N可由最高比特位(MSB)控制，并且從而電容器204.N可對應于最高比特位(MSB)，并且它的電容量可以是個單位電容量。從而，二進制加權電容器204.1-204.N各自地具有ZciCJ1C…和2Ν_?的電容量。在一個實施方案中，單位電容量可以是任一適當的電容量值。
[0019]在一個實施方案中，電荷再分配DAC200可以是集成電路(IC)芯片220的一部分。參考電壓Vkefi和Vkef2可來自芯片220的外部。電荷再分配DAC200可在2個階段中運行。在初始作用階段期間，存儲電容器Ckes210可連接到外部參考電壓Vkefi和VKEF2，并且可對參考電壓Vkefi和Vkef2進行采樣。也就是說，在這個初始階段，開關208.1和208.2可各自地連接存儲電容器Ckes210的第一和第二側到外部電壓Vkefi和VKEF2。在一個實施方案中，可以在初始階段保持開關206.1,206.2和206.3閉合，用于連接DAC電容器204.1-204.N到存儲電容器Ckes210。在 另一個實施方案中，開關206.1、206.2和206.3可在初始階段從存儲電容器Ckes210斷開DAC電容器204.1-204.N。在后面的實施方案中，寄生電感導致的任何振鈴對DAC電容器204.1-204.N中的任何一個都沒有影響。
[0020]圖3示出根據本發明的實施方案的第二階段中的電荷再分配DAC200。在如圖3所示的第二階段期間，開關208.1和208.2可從外部參考電壓(例如，從外部Vkefi和Vkef2斷開)斷開存儲電容器Ckes210的第一和第二側，并且從而將電荷再分配DAC200與寄生電感隔離。在第二階段中，可將一個或多個DAC輸入字應用于開關206.1-206.N。在每個DAC輸入字中，數字“I”可連接相應的DAC電容器204到存儲電容器Ckes210的第一側，而數字“O”可連接相應的DAC電容器204到存儲電容器Ckes210的第二側。例如，DAC輸入字的MSB比特可控制開關206.N，而DAC輸入字的LSB比特可控制開關206.1。因此，所有的電荷再分配將完全地在片上，存儲電容器CKES210與DAC電容器204.1-204.N之間發生。由于這種電荷共享是在片上的，DAC200的性能不會受限于外部寄生電感造成的慢建立響應，如雜散電感。在一個實施方案中，建立可僅受限于開關導通電阻，其在現代IC工藝中可以是非常迅速的。
[0021]如圖2和圖3中所示，存儲電容器CKES210可能需要非常大以提供電荷。在一個實施方案中，為了實現N比特線性度，可調整存儲電容器Ckes210的大小以使得:
[0022]C啦>22N*C 腿
[0023]其中Cunit是LSB電容器的大小(如圖2-圖3所示的1C)。因此，為了與高分辨率DAC相配，根據本發明的實施方案的存儲電容器Ckes可能是巨大的。
[0024]在運行期間，DAC電容器204.1-204.N每個都可具有一側，其連接到存儲電容器Cees210 (例如，第一或第二側)。DAC輸出可耦合到DAC電容器204.1-204.N的另一側，并且從不直接連接到存儲電容器Ckes210。
[0025]圖4不出根據本發明的另一個實施方案的另一個電荷再分配DAC400。該電荷再分配DAC400可以是N比特DAC，并且可包括端接電容器402和二進制加權電容器404.1-404.N陣列，以及多個開關406.1-406.N。電荷再分配DAC200還可包括多個存儲電容器Ckes410.1-410.N。存儲電容器Ckes410.1-410.N每個可具有第一側(例如，第一極板或頂板)和第二側(例如，第二極板或底板)，其各自地經由開關408.1a和408.1b到408.Na和408.Nb連接到外部端子，用于參考電壓Vkefi和VKEF2。每個DAC電容器404都可由各個開關406控制，以從各個存儲電容器Ckes410斷開，或連接到各個存儲電容器Ckes410的第一側或第二側。電荷再分配DAC200的所有這些組件，例如，電容器(402、404.1-404.N)、開關(406.1-406.N、408.1a 和 408.1b 到 408.Na 和 408.Nb)，存儲電容器 Cees(410.1-410.N)，都可集成在IC芯片420上(例如，同一芯片上)，并且存儲電容器Ckes (410.1-410.N)可以是片上存儲電容器。
[0026]與電荷再分配DAC200相似，開關406.1-406.N可由N比特DAC輸入字控制，其可以是二進制數字字，其中每個比特控制開關。開關406.1可由最低比特位(LSB)控制，并且從而電容器404.1可對應于LSB，并且它的電容量可以是單位電容量(例如，1C)。開關406.N可由最高比特位(MSB)控制，并且它的電容量可以是個單位電容量。從而，二進制加權電容器404.1-404.N各自地具有SciCd1C…和2MC的電容量。
[0027]再者，電荷再分配DAC400可以是IC芯片420的一部分，并且參考電壓Vkefi和Vkef2可來自IC芯片420的外部。電荷再分配DAC400可在2個階段中運行。在第一階段期間，存儲電容器Ckes410.1-410.N中的每一個都可連接到外部參考電壓Vkefi和VKEF2，以對參考電壓Vkefi和Vkef2進行采樣。在這個階段期間，開關408.la-408.Na可連接存儲電容器Ckes410.1-410.N的第一側到外部VKEF1，而開關408.lb-408.Nb可連接存儲電容器Cees410.1410^的第二側到￥_2。與電荷再分配DAC200相似，在一個實施方案中，可以在第一階段期間保持開關406.1-406.N閉合，用于DAC電容器404.1-404.N連接到存儲電容器Ckes410。在另一個實施方案中，開關406.1-406.N可以在第一階段期間從存儲電容器Cees410.1-410.N斷開DAC電容器404.1-404.N。在后面的實施方案中，寄生電感導致的任何振鈴對DAC電容器404.1-404.N中的任何一個都沒有影響。
[0028]在第二階段期間，可斷開開關408.la-408.Na和408.lb-408.Nb中的每一個。從而，可從芯片420的外部(例如，從外部Vkefi和Vkef2斷開)斷開存儲電容器Ckes410.1-410.N的第一和第二極板，并且從而將電荷再分配DAC400與寄生電感隔離。在第二階段中，可將一個或多個DAC輸入字應用于開關406.1-406.N。在每個DAC輸入字中，數字“ I”可連接相應的DAC電容器404到相應的存儲電容器Ckes410的第一側，而數字“O”可連接相應的DAC電容器404到相應的存儲電容器Ckes410的第二側。因此，所有的電荷再分配將完全地在片上，存儲電容器Cees410.1-410.N與DAC電容器404.1-404.N之間發生。
[0029]在一個實施方案中，可不同地調整存儲電容器410.1-410.N中的每一個的大小。連接到IC DAC電容器404.1的LSB存儲電容器410.1可以是最小的，因為它取決于最低電荷共享(IC是最小的DAC電容器)，并且它在DAC輸出中的重要性也是最低的。連接到2Ν_? DAC電容器404.N的MSB存儲電容器410.N可以是最大的，因為它取決于最大電荷共享(2Ν_?是最大的DAC電容器)，并且它在DAC輸出中的重要性也是最高的。甚至最大的存儲電容器410.N可具有遠小于單一存儲電容器210的電容量。而且，410.1-410.N的總電容量也可小于單一存儲電容器210的電容量。
[0030]在另一個實施方案中，存儲電容器410的數量可小于DAC電容器404的數量。也就是說，根據本發明的實施方案沒有必要具有用于每個比特的單獨的存儲電容器，并且兩個或兩個以上的DAC電容器可共用至少一個存儲電容器。電荷再分配DAC200可以是實施例，其中N個DAC電容器可共用一個存儲電容器。
[0031]在一個未不出的實施方案中，電荷再分配DAC400的DAC電容器可按電容器分離式陣列配置。
[0032]圖5示出有根據本發明的實施方案的電荷再分配DAC的SARADC500。SAR ADC500包括采樣保持電路(S/H) 502、電壓比較器504、內部N比特DAC508和數控邏輯塊506。在運行期間，S/Η電路502可獲取輸入電壓Vin，而模擬電壓比較器504可對比輸入電壓Vin和內部N比特DAC508的輸出。對比的結果可輸出到數控邏輯塊506中，其可提供Vin的近似數字編碼到N比特DAC508。該Vin的近似數字編碼可以是N比特控制字(例如，根據本發明的實施方案的DAC輸入字)。
[0033]數控邏輯塊506可包括逐次逼近寄存器。SAR ADC500可運行如下。可對該逐次逼近寄存器進行初始化，以使得最高比特位(MSB)可等于數字I。可將這個編碼提供到DAC508
中，其隨后將這個數字編碼的模擬等值(例如,VREFI-VREF2/2)提供到比較器電路中，用于與
采樣的輸入電壓Vin進行對比。如果這個模擬電壓超過Vin，比較器504可使SAR重新設定這個比特；否則，該比特可定為I。隨后可將下一個比特設為1，并且進行同樣的測試。可以一直持續這個二進制搜索，直到測試完SAR中的每一個比特。所得的編碼可以是采樣的輸入電壓Vin的數字近似值，并且最終可被SAR ADC500在轉換結束(EOC)處輸出。
[0034]SAR ADC500的內部N比特DAC508可以是根據本發明的實施方案的N比特電荷再分配DAC。由于SAR逐次地做出它的比特決策，改進DAC的建立時間可對最大SAR吞吐量生成重大影響。
[0035]圖6示出根據本發明的實施方案的電荷再分配DAC的流程600。該流程600可從塊602開始。在塊602，電荷再分配DAC的片上存儲電容器可連接到兩個外部參考電壓(例如，例如，如關于圖2-4和7-8所述，在運行的第一階段，根據本發明的電荷再分配DAC的片上存儲電容器可連接到第一和第二外部參考電壓。此外，在運行的這個階段期間，電荷再分配DAC的DAC電容器可保持連接到片上存儲電容器和外部參考電壓，或可替代地，保持從片上存儲電容器和外部參考電壓斷開。
[0036]在一個實施方案中，電荷再分配DAC可以是ADC的內部DAC。在這個實施方案中，可進行塊602，同時該ADC的采樣保持電路(S/Η)可正在對輸入電壓Vin進行采樣。從而，根據本發明的示例性ADC可使它的DAC對到內部存儲電容器的外部參考電壓進行采樣，同時ADC的S/Η對輸入電壓Vin進行采樣。
[0037]在塊602的完成處，流程604可推進到塊604。在塊604處，電荷再分配DAC的片上存儲電容器可從外部參考電壓斷開，而電荷再分配DAC的DAC電容器可連接到存儲電容器。例如，如關于圖3-4和7-8所述，在運行的第二階段期間，根據本發明的電荷再分配DAC的片上存儲電容器可從外部參考電壓和地線斷開，而電荷再分配DAC的DAC電容器可根據DAC輸入字連接到存儲電容器。
[0038]在一個實施方案中，電荷再分配DAC可以是ADC的內部DAC。在這個實施方案中，在ADC完成其對輸入電壓Vin的采樣之后，可進行塊604。此外，在運行的這個階段中，根據本發明的示例性ADC可按需要多次改變DAC編碼。從而，ADC可通過在多個值間改變DAC輸入字來進行米樣的輸入電壓與多個DAC編碼的一系列對比。由于電荷是在片上存儲電容器和DAC電容器之間再次分配，所以根據本發明的ADC可改進其性能。應該注意的是，盡管塊602和604指的是單數的片上存儲電容器，但這種描述也適用于根據圖4和圖8的實施方案，其中可使用多個片上存儲電容器。
[0039]圖7示出根據本發明的另一個實施方案的電荷再分配DAC700。該電荷再分配DAC700可以是N比特DAC，并且可包括端接電容器702、電容器704.1-704.M陣列、解碼器712和多個開關706.1-706.M。在一個實施方案中，電容器704.1-704.M陣列中的每一個都可具有單位電容量，并且數字M可等于2n-1。電荷再分配DAC700還可包括兩個開關708.1和708.2以及存儲電容器Ckes710。電荷再分配DAC700的所有這些組件都可集成在IC芯片720上(例如，在同一芯片上)，而存儲電容器Ckes710可以是片上存儲電容器。
[0040]通過具有M (2N-1)個電容器704.1-704.M，每個電容器都具有單位電容量并且具有由解碼N比特DAC輸入字的開關由解碼器712控制的M個開關706.1-706.M，電荷再分配DAC700可不同于電荷再分配DAC200。
[0041]與電荷再分配DAC200相似，電荷再分配DAC700可在兩個階段中運行。兩個開關708.1,708.2，和存儲電容器CKES710可與開關208.1,208.2，和存儲電容器CEES210相似，并且相似地運行。在初始作用階段期間，開關706.1-706.M可連接到存儲電容器Ckes710或從存儲電容器Ckes710斷開，這也與第一階段的開關206.1-206.N相似。[0042]在第二階段期間，開關708.1和708.2可從外部參考電壓(例如，從外部Vkefi和Veef2斷開)斷開存儲電容器Ckes710的第一和第二側，并且從而將電荷再分配DAC700與寄生電感隔離。解碼器712可基于DAC輸入字生成用于開關706.1-706.M的控制信號，以連接開關706.1-706.M中的一些到存儲電容器CKES710的第一側，并且連接另一些到存儲電容器CKES710的另一側。DAC輸入字可以是N比特二進制字，其具有O~2n-1 (例如，N=3，值范圍可以是O~7)的值范圍。當DAC輸入字具有特定值F時，解碼器712可選擇M個開關中的F個以連接到存儲電容器CKES710的第一側，并且讓剩余的(M減去F)開關連接到存儲電容器Cees710的第二側。例如，7個開關(M=2n-1=7)的N=3并且F=5 (例如，對應于二進制DAC輸入字“101”)，可選擇五(5)個連接到存儲電容器CKES710的第一側，并且剩余的兩(2)個開關可連接到存儲電容器Ckes710的第二側。在另一個實施例中，如果F為O，開關706.1-706.M中沒有一個會被選擇連接到存儲電容器Ckes710的第一側，相反，它們全部可連接到存儲電容器Ckes710的第二側。
[0043]在一個實施方案中，由于所有的DAC電容器704.1_704.M都可具有單位電容量，在運行期間，可任意選擇電容器704.1-704.M連接到存儲電容器Ckes710的第一側或第二側。
[0044]圖8示出根據本發明的另一個實施方案的電荷再分配DAC800。該電荷再分配DAC800可以是N比特DAC，并且包括端接電容器802、電容器804.1-804.M陣列、解碼器712和多個開關806.1-806.M0電荷再分配DAC800還可包括多個存儲電容器CKES810.1-810.Μ。存儲電容器CkesS1.1-810.M每個都可具有第一側(例如，第一極板或頂板)和第二側(例如，第二極板或底板)，其各自地經由開關808.1a和808.1b到808.Ma和808.Mb連接到外部端子，用于參考電壓Vkefi和Vkef2。每個DAC電容器804都可由各個開關806控制，以連接到各個存儲電容器Ckes810的第一側或第二側。電荷再分配DAC800的所有這些組件，例如，電容器(802,804.1-804.M)、開關(806.1_806.Μ、808.Ia 和 808.1b 到 808.Ma 和 808.Mb)，存儲電容器Ckes (810.1-810.M)，都可集成在IC芯片820上(例如，在同一芯片上)，并且存儲電容器Ckes (810.1-810.M)可以是片 上存儲電容器。在一個實施方案中，每個電容器804都具有單位電容量，并且數字M可等于2n-1。
[0045]通過具有M (2N_1)個電容器804.1-804.M，每個電容器都具有單位電容量，具有由通過解碼N比特DAC輸入字來生成控制信號的解碼器812控制的M個開關806.1-806.M，并且具有M個存儲電容器和M對開關808.1a和808.1b到808.Ma和808.Mb，電荷再分配DAC800可不同于電荷再分配DAC400。在一個實施方案中，M個存儲電容器可足夠大，并且相同地調整大小。
[0046]與電荷再分配DAC400相似，電荷再分配DAC800可在兩個階段中運行。在初始作用階段期間，可閉合M對開關即808.1a和808.1b到808.Ma和808.Mb，以讓M個存儲電容器810.1-810.M對外部電壓參考￥_1和Vkef2進行采樣。在這個階段期間，可連接開關806.1-806.M到存儲電容器Cees810.1-810.M，或從存儲電容器CEES810.1-810.M斷開。
[0047]在第二階段期間，可打開M對開關808.1a和808.1b到808.Ma和808.Mb,以從外部電壓參考Vkefi和Vkef2斷開M個存儲電容器810.1-810.M，并且從而將電荷再分配DAC800與寄生電感隔離。如關于圖7上文所述的解碼器712，解碼器812可基于DAC輸入字生成用于開關806.1-806.M的選擇信號。
[0048]本文中具體地闡述并且描述了本發明的若干實施方案。然而，要了解本發明的修改和變化都應包括在上述教導中，并且在所附權利要求書的范圍內，而不背離本發明的精神和預定 范圍。
【權利要求】
1.一種電荷再分配數模轉換器(DAC),包括: 片上存儲電容器，其具有第一極板和第二極板； DAC電容器陣列，每個都具有第一和第二極板；以及 開關陣列，其由DAC輸入字控制，以連接各個DAC電容器的第二極板到所述片上存儲電容器的所述第一或第二極板； 第一開關，其連接所述片上存儲電容器的所述第一極板到外部端子，用于第一外部參考電壓；以及 第二開關，其連接所述片上存儲電容器的所述第二極板到第二外部端子參考電壓。
2.如權利要求1中所述的電荷再分配DAC，其中在應用所述DAC輸入字時，電荷再分配在所述片上存儲電容器與所述DAC電容器之間發生。
3.如權利要求2中所述的電荷再分配DAC，其中所述片上存儲電容器為多個片上存儲電容器中的一個。
4.如權利 要求3所述的電荷再分配DAC，其中片上存儲電容器的數量等于所述DAC輸入字的比特數量。
5.如權利要求1所述的電荷再分配DAC，其中在運行的第一階段期間，所述片上存儲電容器連接到所述外部端子用于所述參考電壓和地線。
6.如權利要求5所述的電荷再分配DAC，其中在運行的第二階段期間，所述片上存儲電容器從所述外部端子斷開，用于所述參考電壓和地線，并且所述DAC輸入字確定各個DAC電容器是否連接到所述第一極板或所述第二極板。
7.如權利要求5所述的電荷再分配DAC，其中所述DAC電容器陣列為二進制加權電容器，所述DAC電容器的總數等于所述DAC輸入字的比特總數，并且 其中在運行的所述第二階段期間，所述DAC輸入字的每個比特確定相應的DAC電容器連接到所述片上存儲電容器的所述第一或第二極板。
8.如權利要求5所述的電荷再分配DAC，還包括解碼器以解碼所述DAC輸入字，并且生成用于所述開關陣列的控制信號， 其中所述DAC電容器中的每一個都具有相等的電容量，并且所述DAC電容器的總數等2N-1，其中N為大于一的整數，其表示所述DAC輸入字的比特總數，并且 其中在運行的所述第二階段期間，大量所述DAC電容器由所述解碼器控制，連接到所述第一極板，并且剩余的DAC電容器連接到所述片上存儲電容器的所述第二極板，所述數量等于所述DAC輸入字的值。
9.如權利要求5所述的電荷再分配DAC，其中在運行的所述第一階段，所述DAC電容器從所述片上存儲電容器斷開。
10.如權利要求1所述的電荷再分配DAC，其中所述電荷再分配DAC在模數轉換器(ADC)中。
11.如權利要求10所述的電荷再分配DAC，其中所述ADC為逐次逼近型ADC，并且在所述ADC對輸入電壓進行采樣的同時，所述片上存儲電容器對所述參考電壓進行采樣。
12.—種生成用于數模轉換器(DAC)的數模輸出的方法，包括: 對到所述DAC的片上存儲電容器的外部參考電壓進行采樣； 從所述外部參考電壓斷開所述DAC的所述片上存儲電容器，并且根據DAC輸入字連接多個DAC電容器到所述片上存儲電容器。
13.如權利要求12所述的方法，其中在應用所述DAC輸入字時，電荷再分配在所述片上存儲電容器與所述DAC電容器之間發生。
14.如權利要求12所述的方法，其中所述片上存儲電容器通過兩個開關連接到所述外部參考電壓與地線，并且通過閉合所述兩個開關進行采樣。
15.如權利要求14所述的方法，其中所述DAC在逐次逼近型模數轉換器(ADC)中，并且在所述ADC對輸入電壓進行采樣的同時，所述片上存儲電容器對所述參考電壓進行采樣。
16.如權利要求15所述的方法，其中在從所述外部參考電壓斷開所述DAC的所述片上存儲電容器時，所述DAC輸入字在多個值之間改變，以改變所述片上存儲電容器與DAC電容器之間的再分配，以生成多個DAC輸出。
17.如權利要求15所述的方法，其中所述DAC電容器陣列為二進制加權電容器，所述DAC電容器的總數等于所述DAC輸入字的比特總數，并且 其中在連接所述多個DAC電容器到所述片上存儲電容器時，所述DAC輸入字的每個比特確定相應的DAC電容器連接到所述片上存儲電容器的第一或第二極板。
18.如權利要求15所述的方法，其中所述DAC還包括解碼器，以解碼所述DAC輸入字，并且生成用于所述開關陣列的控制信號， 其中所述DAC電容器中的每一個都具有相等的電容量，并且所述DAC電容器的總數等于2N-1，其中N為大于 一的整數，其表示所述DAC輸入字的比特總數，并且 其中在連接所述多個DAC電容器到所述片上存儲電容器時，大量所述DAC電容器由所述解碼器控制，連接到所述第一極板，并且剩余的DAC電容器連接到所述片上存儲電容器的所述第二極板，所述數量等于所述DAC輸入字的值。
19.如權利要求12所述的方法，其中所述多個DAC電容器保持從所述存儲電容器斷開，同時對到所述DAC的所述片上存儲電容器的所述外部參考電壓進行采樣。
20.一種模數轉換器(ADC)，包括: 電荷再分配數模轉換器(DAC)，包括: 片上存儲電容器，其具有第一極板和第二極板； DAC電容器陣列，每個都具有第一和第二極板； 開關陣列，每個都由DAC輸入字控制，以連接各個DAC電容器的第二極板到所述片上存儲電容器的所述第一或第二極板； 第一開關，其連接所述片上存儲電容器的所述第一極板到第一外部端子，用于第一外部參考電壓；以及 第二開關，其連接所述片上存儲電容器的所述第二極板到第二外部端子，用于第二外部參考電壓。
21.如權利要求20所述的ADC，其中在應用所述DAC輸入字時，電荷再分配在所述存儲電容器與所述DAC電容器之間發生。
22.如權利要求20所述的ADC，所述ADC為逐次逼近型ADC，并且在所述ADC對輸入電壓進行采樣的同時，所述存儲電容器對所述參考電壓進行采樣。
23.如權利要求20所述的ADC，其中所述DAC電容器按分離式陣列配置。
24.如權利要求20所述的ADC，其中所述DAC電容器陣列為二進制加權電容器，所述DAC電容器的總數等于所述DAC輸入字的比特總數，并且 在運行期間，所述DAC輸入字的每個比特控制相應的DAC電容器連接到所述片上存儲電容器的所述第一或第二側。
25.如權利要求20所述的ADC，其中所述DAC還包括解碼器，以解碼所述DAC輸入字，并且生成用于所述開關陣列的控制信號， 其中所述DAC電容器中的每一個都具有相等的電容量，并且所述DAC電容器的總數等于2N-1，其中N為大于一的整數，其表示所述DAC輸入字的比特總數，并且 其中在運行期間，所述DAC電容器由所述解碼器控制，以使大量所述電容器連接到所述第一極板，并且剩余的連接到所述片上存儲電容器的所述第二極板，所述數量等于所述DAC輸入字的值。
26.一種集成電路IC芯片，包括: 電荷再分配數模轉換器(DAC)，包括: 片上存儲電容器，其具有第一極板和第二極板； DAC電容器陣列，每個都具有第一和第二極板； 開關陣列，其由DAC輸入字控制，以連接各個DAC電容器的第二極板到所述片上存儲電容器的所述第一或第二 極板； 第一開關，連接所述片上存儲電容器的所述第一極板到第一外部端子，用于第一外部參考電壓；以及 第二開關，連接所述片上存儲電容器的所述第二極板到第二外部端子，用于第二外部參考電壓。
27.如權利要求26所述的IC芯片，其中在應用所述DAC輸入字時，電荷再分配在所述存儲電容器與所述DAC電容器之間發生。
28.如權利要求26所述的IC芯片，所述ADC為逐次逼近型ADC，并且在所述ADC對輸入電壓進行采樣的同時，所述存儲電容器對所述參考電壓進行采樣。
29.如權利要求26所述的IC芯片，其中所述DAC電容器按分離式陣列配置。
【文檔編號】H03M1/66GK104040898SQ201280019834
【公開日】2014年9月10日 申請日期:2012年3月21日 優先權日:2011年3月23日
【發明者】R·卡普斯塔 申請人:美國亞德諾半導體公司