專利名稱：緊湊型太赫茲功率合成倍頻電路的制作方法
技術領域：
本實用新型涉及的是一種基于微納集成制造技術的太赫茲倍頻電路，尤其涉及的是一種緊湊型太赫茲功率合成倍頻電路。
背景技術：
太赫茲波(Terahertz，簡寫THz)通常是指頻率在0.1 THz 10 THz (波長為30μπι 3mm)范圍內的電磁波。ITHz (IO12Hz)對應波數為33.3cm—1，能量為4.1meV，波長為300 μ m。從頻譜上看，太赫茲波在電磁波譜中介于微波與紅外之間，處于電子學向光子學過渡的區域，處于宏觀經典理論向微觀量子理論的過渡區。在電子學領域，太赫茲波被稱為亞毫米波；在光學領域，它又被稱為遠紅外射線；從能量上看，太赫茲波段的能量介于電子和光子之間。傳統的電子學方法和光學方法都難以產生高質量的太赫茲波,隨著光電子技術和半導體技術的發展，使用超快激光轟擊非線性晶體或光電導偶極可以實現毫瓦級功率輸出和頻率可調的太赫茲波，這就為研究提供了一個穩定和有效的手段；利用電真空返波管(BffO)通過鎖相，也可以實現1.2THz頻率以下毫瓦級功率輸出和頻率可調的太赫茲波；量子級聯(QCL)外加鎖相機制，可實現2THz頻率以上毫瓦級功率輸出和頻率可調的太赫茲波。但這些技術都存在系統復雜、集成度差以及造價昂貴等問題。因此具有緊湊及較高功率輸出優點的太赫茲波功率倍頻合成成為太赫茲波技術研究的重要技術。太赫茲倍頻理論中，要獲得更大的輸出功率，一般需要增大輸入功率，但倍頻效率與輸入功率有關，過高的輸入功率易導致器件飽和，導致倍頻效率大大降低，甚至引起勢壘反向擊穿，器件受到損害。對于這些問題，只有提高器件對大輸入功率的承載能力，同時不降低倍頻效率H，才可實現較大功率輸出。
實用新型內容本實用新型的目的在于克服現有技術的不足，提供了一種緊湊型太赫茲功率合成倍頻電路，在輸出功率提高的同時保持良好的倍頻性能。本實用新型是通過以下技術方案實現的，本實用新型包括金屬上基座和金屬下基座，金屬上基座和金屬下基座形成的腔體內分別設置結構相同的輸入波導結構、合成通道、輸出波導結構和直流偏置電路；合成通道的一端連接輸入波導結構，另一端連接輸出波導結構，合成通道內設置兩組相互鏡像對稱的薄膜芯片，薄膜芯片的一組連接到金屬上基座上，另一組連接到金屬下基座上，直流偏置電路上設置芯片電容，芯片電容和薄膜芯片相連。所述每組薄膜芯片包括芯片本體和分別設置于芯片本體上的第一梁式引線、第二梁式引線、第三梁式引線、太赫茲肖特基管對、輸入耦合單元、輸出耦合單元和低通濾波器；所述芯片本體的首端和末端分別通過第一梁式引線和第二梁式引線定位在合成通道內，太赫茲肖特基管對的兩端通過第一梁式引線連接到金屬上基座或金屬下基座上以形成直流和射頻回路，輸入耦合單元設置于太赫茲肖特基管對的中間，輸出耦合單元和輸入耦合單元相連，低通濾波器和輸出耦合單元相連，低通濾波器通過第三梁式引線和芯片電容相連以進行直流饋電，輸入耦合單元和輸入波導結構相連，輸出耦合單元和輸出波導結構相連。作為本實用新型的優選方式之一，所述薄膜芯片為砷化鎵薄膜，薄膜芯片的厚度為 10 15 μ m。所述兩組薄膜芯片的距離大于或等于100 μ m，可以實現更好的倍頻性能。所述太赫茲肖特基管對的拓撲結構為反串聯結構，利于實現雜波抑制。為實現與外部其他部件的連接，所述金屬上基座和金屬下基座的兩側分別設置連
接法蘭盤。所述金屬上基座和金屬下基座通過定位銷連接，通過定位銷實現固定定位。所述金屬上基座和金屬下基座上分別設有直流饋電SMA (Small A Type)連接器，所述直流饋電SMA連接器和直流偏置電路相連。薄膜芯片及其部件的制作工藝選用電子束光刻(EBL, electronic beamlithography)、電感稱合反應離子刻蝕(ICP Etching, inductively coupled plasmareactive ion etching)、分子束外延(MBE, Molecular beam epitaxy)、等離子體增強化學氣相沉積(PECVD, Plasma Enhanced Chemical Vapor Deposition)中的任一種。本實用新型的輸入輸出耦合采用損耗較小的波導微帶過渡方式，薄膜芯片上太赫茲肖特基管對采用平衡電路結構，利于實現雜波抑制。通過增加太赫茲肖特基管對的數目，提高對輸入功率的承載能力，兩組薄膜芯片分別完成信號的激勵，并在合成通道的輸出一側內完成兩路信號合成，兩倍提升倍頻輸出功率。薄膜芯片太赫茲肖特基管對兩側經由第一梁式引線固定在合成通道內，并由第一梁式引線提供直流回路和射頻回路，薄膜芯片在直流偏置電路由第三梁式引線提供直流通路，經芯片電容直流供電。本實用新型相比現有技術具有以下優點:本實用新型基于微納技術，具有結構緊湊、集成度高的特點:兩組薄膜芯片鏡像對稱放置于同一個合成通道之中，所采用的功率合成由輸入輸出兩端波導微帶過渡實現，無需波導合成網絡，結構較緊湊；本實用新型具有端口性能好的特點:在進行薄膜倍頻電路設計時，綜合考慮端口匹配與其它電路結構的協同設計，明顯減弱了端口駐波，提高了端口性能；本實用新型具有效率較高的特點:由于避免采用具有一定損耗的波導合成網絡，減少了導波路徑損耗3dB以上，效率較高；本實用新型同時具有成本低，一致性好，便于規模制造的特點:本實用新型是由兩組鏡像對稱的薄膜芯片放置在輸入輸出波導之間的合成通道中，兩組薄膜芯片電路完全一致，其采用的工藝為微納集成制造技術，一致性好。無需波導合成網絡，減少了金屬基座高精度機械加工的費用。
圖1是本實用新型的立體示意圖； 圖2是金屬下基座的立體不意圖；圖3是金屬下基座的俯視圖；圖4是薄膜芯片的結構示意圖；[0024]圖5是太赫茲肖特基管對的局部不意圖；圖6是輸入功率為120mW條件下輸出功率結果；圖7是輸入功率為120mW條件下倍頻效率結果。
具體實施方式
下面對本實用新型的實施例作詳細說明，本實施例在以本實用新型技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本實用新型的保護范圍不限于下述的實施例。如圖1、圖2和圖3所示，本實施例包括金屬上基座I和金屬下基座2，金屬上基座I和金屬下基座2形成的腔體內分別設置結構相同的輸入波導結構3、合成通道4、輸出波導結構5和直流偏置電路6 ;合成通道4的一端連接輸入波導結構3，另一端連接輸出波導結構5，合成通道4內設置兩組相互鏡像對稱的薄膜芯片7，薄膜芯片7的一組連接到金屬上基座I上，另一組連接到金屬下基座2上，直流偏置電路6上設置芯片電容61，芯片電容61和薄膜芯片7相連。為實現與外部其他部件的連接，金屬上基座I和金屬下基座2的兩側分別設置連接法蘭盤8。金屬上基座I和金屬下基座2通過定位銷9連接，通過定位銷9實現固定定位。金屬上基座I和金屬下基座2上分別設有直流饋電SMA連接器10，所述直流饋電SMA連接器10和直流偏置電路6相連。本實施例中合成通道4、輸入波導結構3、輸出波導結構5、直流偏置電路6是在金屬上下基座上通過精密數控統(CNC Milling,Computerized Numerical Control Milling)的方式得到。金屬上基座I和金屬下基座2為銅制成，其他實施例中可以選擇鋁，先由精密機床做精密數控銑，然后表面鍍金得到。如圖4和圖5所示，每組薄膜芯片7包括芯片本體71和分別設置于芯片本體71上的第一梁式引線72、第二梁式引線73、第三梁式引線74、太赫茲肖特基管對75、輸入耦合單元76、輸出耦合單元77和低通濾波器78 ;所述芯片本體71的首端和末端分別通過第一梁式引線72和第二梁式引線73定位在合成通道4內，太赫茲肖特基管對75的兩端通過第一梁式引線72連接到金屬上基座I或金屬下基座2上以形成直流和射頻回路，輸入耦合單元76設置于太赫茲肖特基管對75的中間，輸出耦合單元77和輸入耦合單元76相連，低通濾波器78和輸出耦合單元77相連，低通濾波器78通過第三梁式引線74和芯片電容61相連以進行直流饋電，輸入耦合單元76和輸入波導結構3相連，輸出耦合單元77和輸出波導結構5相連。本實施例的太赫茲肖特基管對75的拓撲結構為反串聯結構，利于實現雜波抑制。本實施例中，薄膜芯片7及其部件的制作工藝選用電子束光刻制成。本實施例的薄膜芯片7面積為280um*1150um，厚度12um，金屬上基座I和下基座的總尺寸為27mm*30mm*25mm。本實施例的薄膜芯片7為砷化鎵薄膜。兩組薄膜芯片7的距離大于100 μ m,可以實現更好的倍頻性能。薄膜芯片7和合成通道4主要是負責信號的耦合、激勵、合成等工作。在合成通道4內薄膜芯片7呈鏡像放置，調節薄膜芯片7之間距離，可調整得到不同的倍頻性能。薄膜芯片7通過第一梁式引線72和第二梁式引線73定位及固定。同時第一梁式引線72用于連接太赫茲肖特基管對75和對應的金屬基座以形成直流和射頻回路。低通濾波器78經第三梁式引線74通過芯片電容61進行直流饋電。輸入耦合單元76用于把輸入功率耦合到太赫茲肖特基管對75，由太赫茲肖特基管對75激勵出的偶次諧波信號經輸出耦合單元77耦合到輸出導波結構，最后經波導口輸出。圖6和圖7為本實用新型的倍頻性能數據結果，其中圖6為輸入功率為120mW條件下輸出功率結果，從曲線可見20GHz帶寬范圍內輸出功率高于24mW，同時無明顯駐波。圖7為輸入功率為120mW條件下倍頻效率結果，從曲線可見20GHz帶寬范圍內，倍頻效率為20%，結果表明，在360GHz到380GHz頻段上保持相當高的倍頻效率與非常優越的端口特性，倍頻性能優良。
權利要求1.一種緊湊型太赫茲功率合成倍頻電路，其特征在于，包括金屬上基座(I)和金屬下基座(2)，金屬上基座(I)和金屬下基座(2)形成的腔體內分別設置結構相同的輸入波導結構(3)、合成通道(4)、輸出波導結構(5)和直流偏置電路(6);合成通道(4)的一端連接輸入波導結構(3)，另一端連接輸出波導結構(5)，合成通道(4)內設置兩組相互鏡像對稱的薄膜芯片(7)，薄膜芯片(7)的一組連接到金屬上基座(I)上，另一組連接到金屬下基座(2)上，直流偏置電路(6)上設置芯片電容(61)，芯片電容(61)和薄膜芯片(7)相連。
2.根據權利要求1所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述每組薄膜芯片(7)包括芯片本體(71)和分別設置于芯片本體(71)上的第一梁式引線(72)、第二梁式引線(73)、第三梁式引線(74)、太赫茲肖特基管對(75)、輸入耦合單元(76)、輸出耦合單元(77)和低通濾波器(78);所述芯片本體(71)的首端和末端分別通過第一梁式引線(72)和第二梁式引線(73)定位在合成通道(4)內，太赫茲肖特基管對(75)的兩端通過第一梁式引線(72)連接到金屬上基座(I)或金屬下基座(2)上以形成直流和射頻回路，輸入耦合單元(76 )設置于太赫茲肖特基管對(75 )的中間，輸出耦合單元(77 )和輸入耦合單元(76 )相連，低通濾波器(78)和輸出耦合單元(77)相連，低通濾波器(78)通過第三梁式引線(74)和芯片電容(61)相連以進行直流饋電，輸入耦合單元(76)和輸入波導結構(3)相連，輸出耦合單元(77)和輸出波導結構(5)相連。
3.根據權利要求2所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述薄膜芯片(7)為砷化鎵薄膜，薄膜芯片(7)的厚度為10 15μπι。
4.根據權利要求2所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述兩組薄膜芯片(7)的距離大于或等于100 μ m。
5.根據權利要求2所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述太赫茲肖特基管對(75)的拓撲結構為反串聯結構。
6.根據權利要求1所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述金屬上基座(I)和金屬下基座(2 )的兩側分別設置連接法蘭盤(8 )。
7.根據權利要求1所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述金屬上基座(I)和金屬下基座(2)通過定位銷(9)連接。
8.根據權利要求1所述的緊湊型太赫茲功率合成倍頻電路，其特征在于:所述金屬上基座(I)和金屬下基座(2 )上分別設有直流饋電SMA連接器(10 )，所述直流饋電SMA連接器(10)和直流偏置電路(6)相連。
專利摘要本實用新型公開了一種緊湊型太赫茲功率合成倍頻電路，包括金屬上基座和金屬下基座，金屬上基座和金屬下基座形成的腔體內分別設置結構相同的輸入波導結構、合成通道、輸出波導結構和直流偏置電路；合成通道的一端連接輸入波導結構，另一端連接輸出波導結構，合成通道內設置兩組相互鏡像對稱的薄膜芯片，薄膜芯片的一組連接到金屬上基座上，另一組連接到金屬下基座上，直流偏置電路上設置芯片電容，芯片電容和薄膜芯片相連。本實用新型基于微納技術，具有結構緊湊、集成度高的特點；本實用新型具有端口性能好的特點；本實用新型具有效率較高的特點；同時具有成本低，一致性好，便于規模制造的特點。
文檔編號H03B19/00GK202918243SQ201220612669
公開日2013年5月1日 申請日期2012年11月19日 優先權日2012年11月19日
發明者楊非, 王宗新, 孟洪福, 崔鐵軍, 孫忠良 申請人:東南大學