一種延時方法、電路和集成電路的制作方法
【專利摘要】本發明公開了一種延時電路，在第一寄存器中寫入延時基準碼，在第二寄存器中寫入延時因子；控制單元根據第二寄存器中的延時因子在存儲單元中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元；第一數字計時單元根據第一寄存器中的延時基準碼確定對應的延時基準時間，將所述延時比例與所述延時基準時間相乘，獲得所需延時時間，進行延時；本發明同時還公開了一種延時方法和集成電路，通過本發明的方案，只要寫不同的延時因子，就能夠得到不同的延時時間，增加了延時時間的可選擇范圍，提高了延時精度。
【專利說明】一種延時方法、電路和集成電路
【技術領域】
[0001]本發明涉及集成電路時間控制技術，尤其涉及一種延時方法、電路和集成電路。
【背景技術】
[0002]目前，集成電路中的延時大部分都是通過寫入固定的熔絲編碼(FuseCode)來設定需要的延時時間，但熔絲編碼的比特(Bit)位是有限的，如7位熔絲編碼最多也只能對應128種延時時間。隨著用戶要求的多樣化，如何增加延時時間的可選擇范圍，成為集成電路設計急需解決的問題。
【發明內容】
[0003]為解決現有技術中的問題，本發明提供一種延時方法、電路和集成電路。
[0004]為達到上述目的，本發明的技術方案是這樣實現的:
[0005]本發明提供的一種延時電路，包括提供時鐘信號的振蕩器；該電路還包括:第一寄存器、第二寄存器、控制單元、存儲單元、第一數字計時單元；其中，
[0006]第一寄存器，配置為寫入延時基準碼；
[0007]第二寄存器，配置為寫入延時因子；
[0008]控制單元，配置為根據第二寄存器中的延時因子在存儲單元中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元；
[0009]存儲單元，配置為存儲所有延時因子及對應的延時比例；
[0010]第一數字計時單元，配置為根據第一寄存器中的延時基準碼和所述延時比例確定延時時間，按照所述延時時間進行延時。
[0011]本發明提供的一種延時方法，該方法包括:
[0012]將延時基準碼和延時因子分別寫入不同寄存器中；根據寄存器中的延時因子查找對應的延時比例，并根據寄存器中的延時基準碼和所述延時比例確定延時時間，按照所述延時時間進行延時。
[0013]本發明提供的一種集成電路，該集成電路包括:延時電路、第一動作電路；其中，
[0014]所述延時電路，配置為寫入延時基準碼和延時因子，根據延時因子確定對應的延時比例，并根據延時基準碼和所述延時比例確定延時時間，按所述延時時間開始延時,在所述延時時間到時向第一動作電路輸出指不信號；
[0015]所述第一動作電路，配置為接收所述指示信號，根據所述指示信號執行相應的動作。
[0016]本發明提供了一種延時方法、電路和集成電路，將延時基準碼和延時因子分別寫入不同寄存器中；根據寄存器中的延時因子查找對應的延時比例，并根據延時基準碼確定對應的延時基準時間；根據所述延時比例和所述延時基準時間確定所需延時時間，按所述延時時間進行延時；如此，通過寫不同的延時因子，就能夠得到不同的延時時間，增加延時時間的可選擇范圍，提高延時精度。【專利附圖】
【附圖說明】
[0017]圖1為現有技術中一種延時電路的結構示意圖；
[0018]圖2為現有技術中另一種延時電路的結構不意圖；
[0019]圖3為本發明實施例提供的延時電路的結構示意圖；
[0020]圖4為本發明實施例提供的延時方法的流程示意圖；
[0021]圖5為本發明實施例提供的集成電路的結構示意圖。
【具體實施方式】
[0022]當前有一種延時電路，如圖1所示，振蕩器為數字計時單元A和數字計時單元B提供時鐘信號，寄存器C和寄存器D中寫入不同的熔絲編碼，各數字計時單元根據各自連接的寄存器中的熔絲編碼確定對應的延時時間，并根據相應延時時間進行延時；這種延時電路需要為每個數字計時單元提供熔絲編碼，產生延時時間的個數由熔絲編碼的比特位的數量決定，因此，可供選擇的延時時間個數較少。
[0023]當前還有一種延時電路，如圖2所示，振蕩器為數字計時單元E和數字計時單元F提供時鐘信號，與數字計時單元E連接的寄存器G中寫入熔絲編碼，與數字計時單元F連接的寄存器H中寫入固定的延時比例信息，所述寄存器G還與數字計時單元F連接；所述數字計時單元E根據寄存器G中的熔絲編碼確定對應的延時時間，并根據相應延時時間進行延時處理；所述數字計時單元F根據寄存器H中的延時比例信息，將延時比例與寄存器G中的熔絲編碼對應的延時時間相乘,獲得所需延時時間，并根據獲得的延時時間進行延時；這種延時電路中由于寄存器H中寫入的延時比例信息是固定的，因此，也不能提供大量的延時時間供選擇，延時時間的可選擇范圍仍有不足。
[0024]本發明的基本思想是:將延時基準碼和延時因子分別寫入不同寄存器中；根據寄存器中的延時因子查找對應的延時比例，并根據延時基準碼確定對應的延時基準時間；根據所述延時比例和所述延時基準時間確定所需延時時間，按所述延時時間進行延時。
[0025]下面通過附圖及具體實施例對本發明做進一步的詳細說明。
[0026]本發明實現一種延時電路，如圖3所示，該電路包括提供時鐘信號的振蕩器36，還包括:第一寄存器31、第二寄存器32、控制單元33、存儲單元34、第一數字計時單元35 ;其中，
[0027]第一寄存器31，配置為寫入延時基準碼，所述延時基準碼可以是熔絲編碼或數字編碼；
[0028]第二寄存器32，配置為寫入延時因子，所述延時因子可以是熔絲編碼或數字編碼；
[0029]控制單元33，配置為根據第二寄存器32中的延時因子在存儲單元34中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元35 ；
[0030]存儲單元34，配置為存儲所有延時因子及對應的延時比例；
[0031]第一數字計時單元35，配置為根據第一寄存器31中的延時基準碼和所述延時比例確定延時時間，按照所述延時時間進行延時。
[0032]所述延時因子根據需要的延時時間預先定制，至少為I比特；比如，在延時因子為I比特時,可以對應兩種延時比例；在延時因子為2比特時,可以對應四種延時比例；在延時因子為3比特時，可以對應八種延時比例；在延時因子為4比特時，可以對應16種延時比
例7等等；
[0033]表I給出了本發明的延時電路的兩個具體實例:第一實例為重啟前的延時(TimerDelay before Reset)，其中，tPHLl為第一寄存器31，具有7比特，提供3?20秒(s)之內的延時基準時間，fl為第二寄存器32，具有2比特，對應四種延時比例；延時電路輸出電壓Vout (Turn-on Time for Vout)的時長為 tVON ；
[0034]第二實例為Vout 的重啟超時延時(Reset Timeout Delay of Vout),其中，tRECl為第一寄存器31，具有7比特，提供80ms?800ms之內的延時基準時間，f2為第二寄存器32,具有4比特,對應16種延時比例,延時電路關閉負載開關的延時(Delay to Turn OffLoad Switch)為 tSD。
[0035]
【權利要求】
1.一種延時電路，包括提供時鐘信號的振蕩器；其特征在于，該電路還包括:第一寄存器、第二寄存器、控制單元、存儲單元、第一數字計時單元；其中， 第一寄存器，配置為寫入延時基準碼； 第二寄存器，配置為寫入延時因子； 控制單元，配置為根據第二寄存器中的延時因子在存儲單元中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元； 存儲單元，配置為存儲所有延時因子及對應的延時比例； 第一數字計時單元，配置為根據第一寄存器中的延時基準碼和所述延時比例確定延時時間，按照所述延時時間進行延時。
2.根據權利要求1所述的延時電路，其特征在于，所述存儲單元，配置為將所有延時因子及對應的延時比例以表格形式存儲。
3.根據權利要求2所述的延時電路，其特征在于，所述控制單元，配置為根據第二寄存器中的延時因子，在存儲單元的表格中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元。
4.根據權利要求1所述的延時電路，其特征在于，所述第一數字計時單元，配置為預先設置延時基準碼及對應的延時基準時間，根據第一寄存器中的延時基準碼查找出對應的延時基準時間；將所述延時基準時間與延時比例相乘，獲得所需延時時間，按照所需延時時間進行延時。
5.根據權利要求1所述的延時電路，其特征在于，所述延時電路還包括:第二數字計時單元，配置為根據第一寄存器中的延時基準碼`確定對應的延時基準時間，按照所述延時基準時間進行延時。
6.—種延時方法,其特征在于,該方法包括: 將延時基準碼和延時因子分別寫入不同寄存器中；根據寄存器中的延時因子查找對應的延時比例，并根據寄存器中的延時基準碼和所述延時比例確定延時時間，按照所述延時時間進行延時。
7.根據權利要求6所述的延時方法，其特征在于，所述延時因子根據需要的延時時間定制，至少為I比特。
8.根據權利要求6所述的延時方法，其特征在于，所述方法還包括:將所有延時因子及對應的延時比例以表格形式存儲。
9.根據權利要求6所述的延時方法，其特征在于，所述根據寄存器中的延時基準碼和所述延時比例確定延時時間為:預先設置延時基準碼及對應的延時基準時間，根據寄存器中的延時基準碼查找出對應的延時基準時間，將所述延時基準時間與延時比例相乘，獲得所需延時時間。
10.根據權利要求6所述的延時方法，其特征在于，所述方法還包括:根據寄存器中的延時基準碼確定對應的延時基準時間，按照所述延時基準時間進行另一個延時。
11.一種集成電路，其特征在于，該集成電路包括:延時電路、第一動作電路；其中， 所述延時電路，配置為寫入延時基準碼和延時因子，根據延時因子確定對應的延時比例，并根據延時基準碼和所述延時比例確定延時時間，按所述延時時間開始延時，在所述延時時間到時向第一動作電路輸出指不信號；所述第一動作電路，配置為接收所述指示信號，根據所述指示信號執行相應的動作。
12.根據權利要求11所述的集成電路，其特征在于，所述延時電路包括:第一寄存器、第二寄存器、控制單元、存儲單元、第一數字計時單元；其中， 第一寄存器，配置為寫入延時基準碼； 第二寄存器，配置為寫入延時因子； 控制單元，配置為根據第二寄存器中的延時因子在存儲單元中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元； 存儲單元，配置為存儲所有延時因子及對應的延時比例； 第一數字計時單元，配置為根據第一寄存器中的延時基準碼和所述延時比例確定延時時間，按照所述延時時間進行延時，在延時時間到時向第一動作電路輸出指示信號。
13.根據權利要求12所述的集成電路，其特征在于，所述存儲單元，配置為將所有延時因子及對應的延時比例以表格形式存儲。
14.根據權利要求13所述的集成電路，其特征在于，所述控制單元，配置為根據第二寄存器中的延時因子，在存儲單元的表格中查找對應的延時比例，并將查找到的延時比例發送到第一數字計時單元。
15.根據權利要求12所述的集成電路，其特征在于，所述第一數字計時單元，配置為預先設置延時基準碼及對應的延時基準時間，根據第一寄存器中的延時基準碼查找出對應的延時基準時間；將所述延時基準時間與延時比例相乘，獲得所需延時時間，按照所需延時時間進行延時。
16.根據權利要求1`2所述的集成電路，其特征在于，所述延時電路還包括:第二數字計時單元，配置為根據第一寄存器中的延時基準碼確定對應的延時基準時間，按照所述延時基準時間進行延時，在延時時間到時向第二動作電路輸出指示信號； 所述集成電路還包括:第二動作電路，配置為根據所述第二數字計時單元的指示信號執行相應的動作。
【文檔編號】H03K19/00GK103873042SQ201210562262
【公開日】2014年6月18日 申請日期:2012年12月17日 優先權日:2012年12月17日
【發明者】林明泉, 孫偉明, 王一, 祝鵬 申請人:快捷半導體(蘇州)有限公司