專利名稱：一種模擬前端芯片的在線調節控制器的制作方法
技術領域：
本發明涉及一種在信號處理電路上使用的模擬前端AFE芯片的串口寄存器的調節控制器，能夠對多通道模擬前端AFE芯片進行在線寄存器配置。
背景技術：
CXD信號處理電路的主要作用是把CXD輸出的模擬信號進行處理后轉換為數字信號。其核心芯片為模擬前端AFE芯片。模擬前端電路應用AFE芯片將模擬信號轉換為數字信號。對不同用途的AFE模擬前端來講，其工作環境要求，工作速度、轉換精度大不相同。因而實現模擬前端AFE芯片的方案、方式也各不相同。AFE芯片都具有可配置的內部寄存器，針對不同的輸入模擬信號情況，進行不同需要的芯片調節，達到控制輸出模擬-數字信號轉換后的數字量化的不同要求。這需要多次、多路的對AFE芯片內部寄存器進行配置操作，因不同AFE芯片內部寄存器從Sbit到64bit不等，需要配置的數量和次數均較多。現有信號處理電路的新型模擬前端AFE芯片在程序調試過程中需要對AFE芯片寄存器進行多次、多路的在線調節，通過RS232串口進行在線多片AFE芯片內部寄存器的實時在線配置，過程繁瑣，調節時間較長、次數多且不夠靈活。
發明內容
本發明的技術解決問題是克服現有技術的不足，提供了一種通用性的、實現系統實時在線可配置、可配置任意AFE芯片寄存器狀態的模擬前端芯片的在線調節控制器。本發明的技術解決方案是一種模擬前端芯片的在線調節控制器，包括串并轉換模塊、格式轉換及扇出模塊、接收讀出寄存器數據模塊，其中串并轉換模塊對外部輸入的串口數據進行串并轉換,輸出并行數據及對應的并行數據使能信號至格式轉換及扇出模塊；所述的串口數據包括模擬前端AFE芯片的寄存器數據；格式轉換及扇出模塊根據輸入的并行數據和對應的并行數據使能信號以及工作主時鐘，輸出滿足AFE芯片要求的三線串口時序信號，所述的三線串口時序信號分別為在線調節AFE芯片Sclk信號，在線調節AFE芯片Sdata信號以及在線調節AFE芯片Sen信號;接收讀出寄存器數據模塊接收AFE芯片SDO管腳輸入的數據，根據格式轉換及扇出模塊輸出的在線調節AFE芯片Sclk信號、在線調節AFE芯片Sen信號，將AFE芯片的寄存器狀態做串并轉換后輸出到固定的存儲器中，進行數據存儲；所述的格式轉換及扇出模塊包括分頻計數器單元、分頻數據產生及計數器信號邏輯矩陣單元、三線控制Sclk產生矩陣單元、串行數據計數器單元、串碼使能矩陣單元、并行數據鎖存單元以及并串轉換單元，其中分頻計數器單元對工作主時鐘進行可設定分頻值的計數，計數值從I至設定的分頻值循環，計數值送至分頻數據產生單元；分頻數據產生及計數器信號邏輯矩陣單元根據分頻計數器單元傳來的計數值產生占空比為1:1的分頻時鐘并送至三線控制Sclk產生矩陣單元；根據并行數據使能信號產生串行數據計數器單元的串行數據使能信號送至串行數據計數器單元，串行數據使能信號根據需處理的并行數據位數bit數，控制串行數據計數器單元的串行數據計數個數，所述的串行數據使能信號包含完整周期的串行數據計數器單元的全bit計數信號；串行數據計數器單元的串行數據使能信號有效啟始時刻延后并行數據使能信號一個主時鐘周期；三線控制Sclk產生矩陣單元接收輸入的分頻時鐘和在線調節AFE芯片Sen信號，當在線調節AFE芯片Sen信號為使能無效時，將輸入的分頻時鐘反相后作為在線調節AFE芯片Sclk信號并輸出，當在線調節AFE芯片Sen信號為使能有效時，將輸入的分頻時鐘作為在線調節AFE芯片Sclk信號并輸出；串行數據計數器單元當輸入的串行數據使能信號有效時作為計數器開始計數時刻，在計數值小于預設并行數據位數值8N+1并且在計數器計數信號有效時，進行串行數據計數器計數，當串行數據計數值達到預設并行數據位數值并且計數器計數信號保持有效時，對計數值進行清零后重新計數，計數值送至串碼使能矩陣單元，N為正整數；串碼使能矩陣單元當輸入的分頻數據產生及計數器信號邏輯矩陣單元的串行數據使能信號有效，同時在串行數據計數器單元輸出的計數數值小于預設值8N+1并且大于O時，設置在線調節AFE芯片Sen信號為有效；在串行數據計數器單元輸出的計數數值等于O或者大于預設值8N+1時，設置在線調節AFE芯片Sen信號無效；在分頻數據產生及計數器信號邏輯矩陣單元的串行數據使能信號無效時，設置在線調節AFE芯片Sen信號保持當前狀態；并行數據鎖存單元在輸入的并行數據使能為有效時，根據工作主時鐘將輸入的并行數據進行鎖存后送至并串轉換單元；并串轉換單元在并行數據使能有效時，將SNbit并行數據在主時鐘同步下，進行鎖存，在并行數據使能無效時，保持當前鎖存數據；當在線調節AFE芯片Sen信號有效時，分別將鎖存的并行數據轉換為串行數據后按從高到低的順序作為在線調節AFE芯片Sdata信號輸出。所述的串并轉換模塊包括三個D觸發器、判斷串口數據開始單元、波特率計數器單元、有效數據標志產生單元、串并轉換單元、使能計數器單元、數據拼接及同步單元，其中第一 D觸發器對外部輸入的串口數據進行延時得到一級延時后的串口數據，并將一級延時后的串口數據同時送入第二 D觸發器和判斷串口數據開始單元；第二 D觸發器對一級延時后的串口數據再次進行延時得到二級延時后的串口數據，并將二級延時后的串口數據同時送入判斷串口數據開始單元、波特率計數器單元、有效數據標志產生單元、串并轉換單元；判斷串口數據開始單元對輸入的串口數據進行數據起始判斷，當一級延時后的串口數據為O并且二級延時后的串口數據為I時，輸出數據使能信號至波特率計數器單元；當波特率計數器單元的計數值計數到一幀串行數據結束時，停止輸出數據使能信號；波特率計數器單元當二級延時后的串口數據為O并且判斷串口數據開始單元輸出的數據使能信號有效時，或者當有效數據標志產生單元輸出的有效數據使能信號有效并且判斷串口數據開始單元輸出的數據使能信號有效時，對工作主時鐘進行計數并將計數值同時送至判斷串口數據開始單元、有效數據標志產生單元、串并轉換單元；當判斷串口數據開始單元輸出的數據使能信號無效時，進行計數值的清零；有效數據標志產生單元當二級延時后的串口數據為O并且波特率計數器單元輸入的計數值在一幀串行數據的第一位數據周期中間刻時，輸出有效數據使能信號并同時送至波特率計數器單元、第三D觸發器、使能計數器單元；當波特率計數器單元輸入的計數值在同一幀串行數據的最后一位數據周期中間時刻時，停止輸出有效數據使能信號；第三D觸發器對輸入的有效數據使能信號進行延時得到一級延時后的有效數據使能信號，并將一級延時后的有效數據使能信號同時送入使能計數器單元、串并轉換單元;串并轉換單元根據波特率計數器單元輸入的計數值，在一幀串行數據的除第一位和最后一位數據外的每位數據的數據周期的中間時刻分別將對應的經二級延時后的串口數據打入第一并行數據寄存器，第一并行數據寄存器中的數據送入數據拼接及同步單元；第一并行數據寄存器在有效數據使能信號有效且一級延時后的有效數據使能信號無效時進行清零操作；使能計數器單元當有效數據使能信號無效且一級延時后的有效數據使能信號有效時，產生一幀串行數據結束標識信號，對一幀串行數據結束標識信號進行計數，當計數值到達設定的閾值N時，產生數據拼接使能信號，將數據拼接使能信號及計數值送至數據拼接及同步單元后對計數值進行清零；數據拼接及同步單元內部設置一個SNbit數據計數器產生SNbit并行數據使能信號；將輸入的并行數據輸入到第二并行數據寄存器的一個地址單元中，第二并行數據寄存器的數據位數等于N倍的第一并行數據寄存器的位數；當使能計數器單元輸出的數據拼接使能信號無效時，兩個數據寄存器中保持當前數據值不變；當使能計數器單元輸出的數據拼接使能信號有效時，將拼接好的SNbit數據進行鎖存，將SNbit數據計數器進行復位，在數據拼接使能信號無效時，對SNbit數據計數器進行計數，在SNbit數據計數器計數為一個串口數據周期值范圍內時，產生SNbit并行數據使能信號并設置為使能有效，在SNbit數據計數器計數為一個串口數據周期值范圍之外時設置SNbit并行數據使能信號使能無效；在8Nbit并行數據使能有效時，經過工作主時鐘同步，將8Nbit并行數據輸出，對8Nbit并行數據使能信號也經工作主時鐘同步，輸出最終的SNbit并行數據使能信號。所述的接收讀出寄存器數據模塊包括兩個D觸發器、數據鎖存及串并轉換單元、信號延時及邏輯矩陣單元，其中兩個D觸發器對AFE芯片SDO管腳輸入的數據進行兩級延時后輸入到數據鎖存及串并轉換單元；信號延時及邏輯矩陣單元將AFE芯片Sclk信號和AFE芯片Sen信號進行適當的延時，使得延時后的AFE芯片Sclk信號的下降沿對準AFE芯片Sdo管腳數據的中間，使得延時后的AFE芯片Sen信號低電平時為Sdo管腳數據的輸出有效時段；數據鎖存及串并轉換單元當延時后的AFE芯片Sen信號有效時，在延時后的AFE芯片Sclk信號下降沿時刻，將兩級延時后的AFE芯片Sdo管腳數據進行鎖存并進行串并轉換，將AFE芯片的寄存器狀態做串并轉換后，輸出到固定的存儲器中，進行數據存儲。本發明與現有技術相比的優點在于1、本發明采用AFE芯片配置寄存器在線可調，以免新型模擬前端AFE芯片在程序調試過程中需要對AFE芯片寄存器進行多次、多路的調節，減少了程序修改、調試的過程。對AFE芯片寄存器參數的修改通過簡單的RS232接口，可以不改變電路硬件和軟件程序的情況下，迅速、簡潔的調節信號處理電路的核心芯片；2、本發明輸出的在線調節AFE芯片Sclk信號，Sen信號以及Sdata信號格式滿足AFE芯片三線控制信號接口格式，可以直接輸出給AFE芯片；3、本發明的AFE芯片寄存器采用SNbit數據可調節配置，目前使用的AFE芯片寄存器位數從16bit到64bit均有，本發明可以在任意AFE芯片上使用；4、本發明的接收讀出寄存器數據模塊可將具有寄存器回讀功能的AFE芯片輸出的寄存器狀態值進行回讀，并進行數據格式轉換后，數據存儲，該功能可支持AFE芯片寄存器寫入是否成功的判定。
圖1為本發明在線調節控制器的組成原理圖；圖2為本發明在線調節控制器中串并轉換模塊的原理圖；圖3為通用的RS232串行數據數據格式；圖4為本發明在線調節控制器中格式轉換及扇出模塊的原理圖；圖5為本發明在線調節控制器中接收讀出寄存器數據模塊的原理圖。
具體實施例方式如圖1所示，為本發明在線調節控制器的組成原理圖，該在線調節控制器系統用于在信號處理電路上使用的模擬前端AFE芯片的串口寄存器的調節控制，能夠對多通道模擬前端AFE芯片進行在線寄存器配置。該系統包括串并轉換模塊、格式轉換及扇出模塊、接收讀出寄存器數據模塊。串并轉換模塊對外部輸入的串口數據進行串并轉換，輸出并行數據及對應的并行數據使能信號至格式轉換及扇出模塊；所述的串口數據包括模擬前端AFE芯片的寄存器數據。格式轉換及扇出模塊根據輸入的并行數據和對應的并行數據使能信號以及工作主時鐘，輸出滿足AFE芯片要求的三線串口時序信號(分別為在線調節AFE芯片Sclk信號，在線調節AFE芯片Sdata信號以及在線調節AFE芯片Sen信號)。接收讀出寄存器數據模塊接收AFE芯片SDO管腳輸入的數據，根據格式轉換及扇出模塊輸出的在線調節AFE芯片Sclk信號、在線調節AFE芯片Sen信號，將AFE芯片的寄存器狀態做串并轉換后輸出到固定的存儲器中，進行數據存儲。如圖2所示，串并轉換模塊包括三個D觸發器，一個判斷串口數據開始單元，一個波特率計數器單元，一個有效數據標志產生單元，一個串并轉換單元，一個使能計數器單元，一個數據拼接及同步單元。所有單元均有工作主時鐘輸入進行計數或數據同步處理。串口數據輸入后經過D觸發器1，D觸發器2，利用主時鐘進行雙采樣消除亞穩態。在判斷串口數據開始單元對輸入串口數據進行數據起始判斷。因為串口數據格式為固定形式，如圖3所示，一幀數據第一位為起始低電平位,后接8bit數據位，無校驗位,最后一位為高停止位。在數據開始端必為一個低電平信號。對兩級D觸發器延時的串口數據進行檢測，當出現一級延時串口數據為O，二級延時串口數據為I時，即為串口數據有效開始時刻，此時輸出數據使能信號為I (有效)。根據波特率計數器輸出的計數器數值，在計數到串口 8bit有效數據及I位停止位結束的時刻，輸出數據使能信號變為O，一幀串行數據發送完畢。在串口數據兩級延時串口數據為O或有效數據標志產生單元輸出的有效數據使能信號為1(有效)的時候，并且在判斷串口數據開始單元輸出的數據使能信號為I (有效)的時候，對工作主時鐘進行波特率計數器計數，并在數據使能信號為O (無效)的時候，進行波特率計數器清零。串口通訊采用的波特率與工作主時鐘頻率之間的倍數關系進行計算，得到每個串口有效數據占主時鐘的多少個周期，從而進行精確的串口數據計數。有效數據標志產生單元根據波特率計數器輸入的計數器數值，在串口數據兩級延時串口數據為O并且計數器數值在串口數據第I位的周期中間時刻(該時刻為第I個串口數據的穩定狀態)，將有效數據使能輸出為I (有效)，在串口數據第10位的周期中間時刻(該時刻為第10個串口數據的穩定狀態)，將有效數據使能輸出為O (無效)。有效數據使能信號輸入到D觸發器3，進行I級D觸發器延時。串并轉換單元，根據輸入的波特率計數器的計數值在串口 10位串行數據的第2bit數據到第9bit數據(即圖3的Sbit有效數據部分)的每位數據的數據周期的中間時刻(數據穩定狀態)分別將該時刻的兩級延時串口數據打入并行數據寄存器，完成串行數據到并行數據的轉換。并行數據寄存器在有效數據使能為1，一級延時有效數據使能為O (即下一幀串口數據有效時刻)進行并行數據寄存器清零。串并轉換單元輸出并行數據(8bit)。數據拼接及同步單元，在數據拼接計數器計數值為I時，將串并轉換輸入的并行數據(8bit)輸入到16bit并行數據寄存器的低8bit中，在數據拼接計數器計數值為2時，將串并轉換輸入的并行數據(8bit)輸入到16bit并行數據寄存器的高8bit中(數據拼接計數器可以為多位計數器，輸出SNbit的并行數據，此處以8X2 = 16bit為例說明)。在使能計數器輸出的數據拼接使能信號為I (有效)時，將16bit數據計數器進行復位，在數據拼接使能信號為O (無效)時，對16bit數據計數器進行計數，在16bit數據計數器計數為一個串口數據周期值范圍內時(計數范圍可調)，產生16bit并行數據使能信號，并賦值為1，其他數值賦值為0，在16bit并行數據使能為I時，經過工作主時鐘同步，將16bit并行數據輸出。16bit并行數據使能信號也經過工作主時鐘同步，輸出最終的16bit并行數據使能信號。使能計數器單元判斷在有效數據使能為0，一級延時有效數據使能為I時，為串行數據輸入結束時刻，產生一個高電平脈寬為4個工作主時鐘周期的串行數據結束標識信號，對這個信號進行計數，當計數數值為2時，產生一個標志2組串行數據完成的數據拼接使能信號，并同時將計數數值清零。并將數據拼接計數器數值及數據拼接使能輸出。如圖4所示，格式轉換及扇出模塊包括一個分頻計數器單元，分頻數據產生及計數器信號產生邏輯矩陣單元，三線控制Sclk產生矩陣單元，串行數據計數器單元，串碼使能矩陣單元，并行數據鎖存單元以及并串轉換單元。所有單元均有工作主時鐘輸入進行計數或數據同步處理。工作主時鐘進入分頻計數器單元，對主時鐘進行可設定分頻值的計數(此處以對主時鐘4分頻為例進行說明)，當計數器計數值小于4時，分頻計數器計數，當計數值等于4時，將計數器重新賦值為1，如此計數循環并輸出計數數值。分頻數據產生及計數器信號產生邏輯矩陣單元根據計數數值產生占空比為1:1的分頻時鐘，即在計數數值為2時，分頻時鐘輸出為高，其他計數值時，分頻時鐘輸出為低，實現對主時鐘的4分頻。三線控制Sclk產生矩陣將輸入的在線調節AFE芯片Sen信號為低電平的時刻，將輸入的分頻時鐘反相后賦值給在線調節AFE芯片Sclk信號，在在線調節AFE芯片Sen信號為高電平的時刻，將在線調節AFE芯片Sclk信號賦值為固定高電平I。串行數據計數器單元判斷輸入的計數器使能信號為1，或者串行數據計數器本身計數值不為O時作為串行數據計數器開始計數的時刻，在串行數據計數器計數值小于預設并行數據位數值(可調節，此處以16bit并行數據預設值為例進行說明)17 (為16+1的值)并且在計數器計數信號為I時，進行串行數據計數器計數，當串行數據計數器數值達到17并且計數器計數信號為I時，對串行數據計數器進行清零賦值，將串行數據計數器計數數值輸出。串碼使能矩陣根據輸入的計數器計數信號為I的時刻，在計數數值小于預設值17并且大于O時，對在線調節AFE芯片Sen信號賦值為O，在其他時刻對Sen信號賦值為I。并行數據鎖存單元將外部輸入的16bit并行數據信號在并行數據使能為數據有效I時，根據工作主時鐘將并行數據進行鎖存。并串轉換單元將鎖存的16bit并行數據在輸入的在線調節AFE芯片Sen信號為低的時刻，將16bit并行鎖存數據進行移位輸出，輸出在線調節AFE芯片Sdata信號。如圖5所示，接收讀出寄存器數據模塊包括2個D觸發器，數據鎖存及串并轉換單元，信號延時及邏輯矩陣單元。因為AFE芯片Sdo輸入的時刻與在線調節AFE芯片Sen的時刻相關。將AFE芯片Sclk信號和AFE芯片Sen信號進行適當的延時，使得延時后的AFE芯片Sclk信號的下降沿對準AFE芯片Sdo管腳數據的中間，使得延時后的AFE芯片Sen信號低電平時為Sdo管腳數據的輸出有效時段。根據Sen使能啟動時刻，對主時鐘進行計數，計數值即為信號延時個數。AFE芯片Sdo輸入串行數據，經過2級D觸發器進行數據雙采樣，消除數據亞穩態后輸入到數據鎖存及串并轉換單元，在延時后的AFE芯片Sen信號為0(數據有效)時，在延時后的AFE芯片Sclk信號下降沿時刻，將兩級延時的AFE芯片Sdo數據進行鎖存，并進行串并轉換，輸出8bit并行數據并進行數據外部存儲。本發明說明書中未作詳細描述的內容屬本領域技術人員的公知技術。
權利要求
1.一種模擬前端芯片的在線調節控制器，其特征在于包括串并轉換模塊、格式轉換及扇出模塊、接收讀出寄存器數據模塊，其中串并轉換模塊對外部輸入的串口數據進行串并轉換，輸出并行數據及對應的并行數據使能信號至格式轉換及扇出模塊；所述的串口數據包括模擬前端AFE芯片的寄存器數據；格式轉換及扇出模塊根據輸入的并行數據和對應的并行數據使能信號以及工作主時鐘，輸出滿足AFE芯片要求的三線串口時序信號，所述的三線串口時序信號分別為在線調節AFE芯片Sclk信號，在線調節AFE芯片Sdata信號以及在線調節AFE芯片Sen信號； 接收讀出寄存器數據模塊接收AFE芯片SDO管腳輸入的數據，根據格式轉換及扇出模塊輸出的在線調節AFE芯片Sclk信號、在線調節AFE芯片Sen信號，將AFE芯片的寄存器狀態做串并轉換后輸出到固定的存儲器中，進行數據存儲；所述的格式轉換及扇出模塊包括分頻計數器單元、分頻數據產生及計數器信號邏輯矩陣單元、三線控制Sclk產生矩陣單元、串行數據計數器單元、串碼使能矩陣單元、并行數據鎖存單元以及并串轉換單元，其中分頻計數器單元對工作主時鐘進行可設定分頻值的計數，計數值從I至設定的分頻值循環，計數值送至分頻數據產生單元；分頻數據產生及計數器信號邏輯矩陣單元根據分頻計數器單元傳來的計數值產生占空比為1:1的分頻時鐘并送至三線控制Sclk產生矩陣單元；根據并行數據使能信號產生串行數據計數器單元的串行數據使能信號送至串行數據計數器單元，串行數據使能信號根據需處理的并行數據位數bit數，控制串行數據計數器單元的串行數據計數個數，所述的串行數據使能信號包含完整周期的串行數據計數器單元的全bit計數信號；串行數據計數器單元的串行數據使能信號有效啟始時刻延后并行數據使能信號一個主時鐘周期；三線控制Sclk產生矩陣單元接收輸入的分頻時鐘和在線調節AFE芯片Sen信號，當在線調節AFE芯片Sen信號為使能無效時，將輸入的分頻時鐘反相后作為在線調節AFE芯片Sclk信號并輸出，當在線調節AFE芯片Sen信號為使能有效時，將輸入的分頻時鐘作為在線調節AFE芯片Sclk信號并輸出；串行數據計數器單元當輸入的串行數據使能信號有效時作為計數器開始計數時刻， 在計數值小于預設并行數據位數值8N+1并且在計數器計數信號有效時，進行串行數據計數器計數，當串行數據計數值達到預設并行數據位數值并且計數器計數信號保持有效時， 對計數值進行清零后重新計數，計數值送至串碼使能矩陣單元，N為正整數；串碼使能矩陣單元當輸入的分頻數據產生及計數器信號邏輯矩陣單元的串行數據使能信號有效，同時在串行數據計數器單元輸出的計數數值小于預設值8N+1并且大于O時， 設置在線調節AFE芯片Sen信號為有效；在串行數據計數器單元輸出的計數數值等于O或者大于預設值8N+1時，設置在線調節AFE芯片Sen信號無效；在分頻數據產生及計數器信號邏輯矩陣單元的串行數據使能信號無效時，設置在線調節AFE芯片Sen信號保持當前狀態；并行數據鎖存單元在輸入的并行數據使能為有效時，根據工作主時鐘將輸入的并行數據進行鎖存后送至并串轉換單元；并串轉換單元在并行數據使能有效時，將SNbit并行數據在主時鐘同步下，進行鎖存，在并行數據使能無效時，保持當前鎖存數據；當在線調節AFE芯片Sen信號有效時，分別將鎖存的并行數據轉換為串行數據后按從高到低的順序作為在線調節AFE芯片Sdata信號輸出。
2.根據權利要求1所述的一種模擬前端芯片的在線調節控制器，其特征在于所述的串并轉換模塊包括三個D觸發器、判斷串口數據開始單元、波特率計數器單元、有效數據標志產生單元、串并轉換單元、使能計數器單元、數據拼接及同步單元，其中第一 D觸發器對外部輸入的串口數據進行延時得到一級延時后的串口數據，并將一級延時后的串口數據同時送入第二 D觸發器和判斷串口數據開始單元；第二 D觸發器對一級延時后的串口數據再次進行延時得到二級延時后的串口數據， 并將二級延時后的串口數據同時送入判斷串口數據開始單元、波特率計數器單元、有效數據標志產生單元、串并轉換單元；判斷串口數據開始單元對輸入的串口數據進行數據起始判斷，當一級延時后的串口數據為O并且二級延時后的串口數據為I時，輸出數據使能信號至波特率計數器單元；當波特率計數器單元的計數值計數到一幀串行數據結束時，停止輸出數據使能信號；波特率計數器單元當二級延時后的串口數據為O并且判斷串口數據開始單元輸出的數據使能信號有效時，或者當有效數據標志產生單元輸出的有效數據使能信號有效并且判斷串口數據開始單元輸出的數據使能信號有效時，對工作主時鐘進行計數并將計數值同時送至判斷串口數據開始單元、有效數據標志產生單元、串并轉換單元；當判斷串口數據開始單元輸出的數據使能信號無效時，進行計數值的清零；有效數據標志產生單元當二級延時后的串口數據為O并且波特率計數器單元輸入的計數值在一幀串行數據的第一位數據周期中間時刻時，輸出有效數據使能信號并同時送至波特率計數器單元、第三D觸發器、使能計數器單元；當波特率計數器單元輸入的計數值在同一幀串行數據的最后一位數據周期中間時刻時，停止輸出有效數據使能信號；第三D觸發器對輸入的有效數據使能信號進行延時得到一級延時后的有效數據使能信號，并將一級延時后的有效數據使能信號同時送入使能計數器單元、串并轉換單元； 串并轉換單元根據波特率計數器單元輸入的計數值，在一幀串行數據的除第一位和最后一位數據外的每位數據的數據周期的中間時刻分別將對應的經二級延時后的串口數據打入第一并行數據寄存器，第一并行數據寄存器中的數據送入數據拼接及同步單元；第一并行數據寄存器在有效數據使能信號有效且一級延時后的有效數據使能信號無效時進行清零操作；使能計數器單元當有效數據使能信號無效且一級延時后的有效數據使能信號有效時，產生一幀串行數據結束標識信號，對一幀串行數據結束標識信號進行計數，當計數值到達設定的閾值N時，產生數據拼接使能信號，將數據拼接使能信號及計數值送至數據拼接及同步單元后對計數值進行清零；數據拼接及同步單元內部設置一個SNbit數據計數器產生SNbit并行數據使能信號； 將輸入的并行數據輸入到第二并行數據寄存器的一個地址單元中，第二并行數據寄存器的數據位數等于N倍的第一并行數據寄存器的位數；當使能計數器單元輸出的數據拼接使能信號無效時，兩個數據寄存器中保持當前數據值不變；當使能計數器單元輸出的數據拼接使能信號有效時，將拼接好的SNbit數據進行鎖存，將SNbit數據計數器進行復位，在數據拼接使能信號無效時，對SNbit數據計數器進行計數，在SNbit數據計數器計數為一個串口數據周期值范圍內時，產生SNbit并行數據使能信號并設置為使能有效，在SNbit數據計數器計數為一個串口數據周期值范圍之外時設置SNbit并行數據使能信號使能無效；在 8Nbit并行數據使能有效時，經過工作主時鐘同步，將8Nbit并行數據輸出，對8Nbit并行數據使能信號也經工作主時鐘同步，輸出最終的SNbit并行數據使能信號。
3.根據權利要求1或2所述的一種模擬前端芯片的在線調節控制器，其特征在于所述的接收讀出寄存器數據模塊包括兩個D觸發器、數據鎖存及串并轉換單元、信號延時及邏輯矩陣單元，其中兩個D觸發器對AFE芯片SDO管腳輸入的數據進行兩級延時后輸入到數據鎖存及串并轉換單兀；信號延時及邏輯矩陣單元將AFE芯片Sclk信號和AFE芯片Sen信號進行適當的延時，使得延時后的AFE芯片Sclk信號的下降沿對準AFE芯片Sdo管腳數據的中間，使得延時后的AFE芯片Sen信號低電平時為Sdo管腳數據的輸出有效時段；數據鎖存及串并轉換單元當延時后的AFE芯片Sen信號有效時，在延時后的AFE芯片 Sclk信號下降沿時刻，將兩級延時后的AFE芯片Sdo管腳數據進行鎖存并進行串并轉換，將 AFE芯片的寄存器狀態做串并轉換后，輸出到固定的存儲器中，進行數據存儲。
全文摘要
一種模擬前端芯片的在線調節控制器，包括串并轉換模塊、格式轉換及扇出模塊、接收讀出寄存器數據模塊。串并轉換模塊對外部輸入的串口數據進行串并轉換，輸出并行數據及對應的并行數據使能信號至格式轉換及扇出模塊。格式轉換及扇出模塊根據輸入的并行數據和對應的并行數據使能信號，輸出滿足AFE芯片要求的三線串口時序信號，即在線調節AFE芯片Sclk信號、在線調節AFE芯片Sdata信號以及在線調節AFE芯片Sen信號。接收讀出寄存器數據模塊接收AFE芯片SDO管腳輸入的數據，根據格式轉換及扇出模塊輸出的在線調節AFE芯片Sclk信號、在線調節AFE芯片Sen信號，將AFE芯片的寄存器狀態做串并轉換后輸出到固定的存儲器中。
文檔編號H03M1/12GK103036566SQ20121053175
公開日2013年4月10日 申請日期2012年12月6日 優先權日2012年12月6日
發明者蘇蕾, 王鵬, 程蕓, 萬旻, 包斌, 王蘊龍, 劉苗, 李浩洋, 林悅, 方振強 申請人:北京空間機電研究所