輸出驅(qū)動器、集成電路及系統(tǒng)的制作方法

專利名稱：輸出驅(qū)動器、集成電路及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明概念的實施例涉及接口電路，并且更具體地，涉及使用N型金屬氧化物半導體(NMOS)晶體管作為上拉驅(qū)動器(pul 1-up driver)的輸出驅(qū)動器、具有該輸出驅(qū)動器的設(shè)備、和/或接地端接(ground termination)。
背景技術(shù)：
傳統(tǒng)的輸出驅(qū)動器串聯(lián)連接在電源線(power line)和地線(ground line)之間，并且包括用作上拉驅(qū)動器的PMOS晶體管和用作下拉驅(qū)動器(pull-down driver)的NMOS晶體管。由于P型金屬氧化物半導體(PMOS)晶體管的載流子遷移率(carrier mobility)(例如空穴遷移率)小于NMOS晶體管的載流子遷移率(例如電子遷移率)，所以PMOS晶體管的大小可被設(shè)計為是NMOS晶體管的大小的2. 5倍。驅(qū)動PMOS晶體管的第一預驅(qū)動器的大小被設(shè)計為比驅(qū)動NMOS晶體管的第二預驅(qū)動器的大小更大。因此，在第一預驅(qū)動器中流動的電流量大于在第二預驅(qū)動器中流動的電流量。另夕卜，當電源電壓被用作從輸出驅(qū)動器傳送輸出信號的信道的端接(termination)時，由于NMOS晶體管在線性區(qū)域中操作，為了進行期望的數(shù)據(jù)信號傳送(data signaling),應(yīng)當增加在NMOS晶體管中流動的電流。

發(fā)明內(nèi)容
本發(fā)明的實施例關(guān)注一種集成電路，該集成電路包括輸出驅(qū)動器，該輸出驅(qū)動器包括輸出端和接收電路，該接收電路包括連接在輸出端和地之間的端接電阻器。輸出驅(qū)動器包括第一 NMOS晶體管和第二 NMOS晶體管,第一 NMOS晶體管被配置為響應(yīng)于上拉信號將輸出端的電壓上拉到上拉電壓，而第二 NMOS晶體管被配置為響應(yīng)于下拉信號將輸出端的電壓下拉到地電壓。接收電路還包括連接端接電阻器和地的開關(guān)，該開關(guān)響應(yīng)于控制信號而被激活。集成電路還包括預驅(qū)動器電路，被配置為響應(yīng)于啟用信號和輸出數(shù)據(jù)生成上拉信號和下拉信號，上拉信號和下拉信號彼此互補；感測放大器，被配置為響應(yīng)于時鐘信號而感測和放大通過輸出端輸入的輸入數(shù)據(jù)；以及控制電路，被配置為解碼命令，并根據(jù)解釋結(jié)果控制啟用信號的激活和時鐘信號的傳輸之一。本發(fā)明概念的示例實施例指向一種系統(tǒng)，包括第一數(shù)據(jù)處理電路和第二數(shù)據(jù)處理電路，它們通過信道互相進行通信。第一數(shù)據(jù)處理電路包括具有連接到信道的第一輸出端的第一輸出驅(qū)動器。第一輸出驅(qū)動器包括第一 NMOS晶體管和第二 NMOS晶體管,第一 NMOS晶體管被配置為將第一輸出端的電壓上拉到第一數(shù)據(jù)處理電路的上拉電壓，而第二 NMOS晶體管被配置為將第一輸出端的電壓下拉到第一數(shù)據(jù)處理電路的地電壓。第二數(shù)據(jù)處理電路包括連接在信道和第二數(shù)據(jù)處理電路的地之間的第一端接電阻器。第一數(shù)據(jù)處理電路還包括連接在信道和第一數(shù)據(jù)處理電路的地之間的第二端接電阻器。第二數(shù)據(jù)處理電路還包括具有連接到信道的第二輸出端的第二輸出驅(qū)動器。第二輸出驅(qū)動器包括第三NMOS晶體管和第四NMOS晶體管，第三NMOS晶體管被配置為響應(yīng)于第二上拉信號而將第二輸出端的電壓上拉到第二數(shù)據(jù)處理電路的上拉電壓，而第四NMOS晶體管被配置為響應(yīng)于第二下拉信號而將第二輸出端的電壓下拉到第二數(shù)據(jù)處理電路的地電壓。根據(jù)示例實施例，所述系統(tǒng)是片上系統(tǒng)。根據(jù)另一個示例實施例，第一數(shù)據(jù)處理電路是使用串行通信協(xié)議的主機，而第二數(shù)據(jù)處理電路是使用串行通信協(xié)議的從設(shè)備。根據(jù)再一個示例實施例，所述系統(tǒng)是多芯片封裝(mult1-chip package)。根據(jù)再一個示例實施例，所述系統(tǒng)還包括其中安裝第一數(shù)據(jù)處理電路和第二數(shù)據(jù)處理電路的板(board)，并且所述系統(tǒng)是存儲器模塊。根據(jù)再一個示例實施例，所述系統(tǒng)還包括中央處理單元(CPU)，該CPU被配置為通過數(shù)據(jù)總線與第一數(shù)據(jù)處理電路和第二數(shù)據(jù)處理電路進行通信，并且所述系統(tǒng)是個人計算機(PC)。根據(jù)又一個示例實施例，所述系統(tǒng)包括被配置為傳送光信號的信道。本發(fā)明概念的示例實施例指向一種數(shù)據(jù)處理方法，包括響應(yīng)于第一數(shù)據(jù)生成彼此互補的上拉信號和下拉信號；并且通過選擇性地使用響應(yīng)于上拉信號操作的NMOS上拉晶體管和響應(yīng)于下拉信號操作的NMOS下拉晶體管，而將第一數(shù)據(jù)傳送到信道。數(shù)據(jù)處理方法還包括感測和放大輸入到信道的第二數(shù)據(jù)，該信道經(jīng)由端接電阻器端接到地。根據(jù)示例實施例，所述傳送和放大中的每一個可以在單一設(shè)備中執(zhí)行。根據(jù)另一個示例實施例，所述傳送和放大中的每一個可以在不同設(shè)備中執(zhí)行。本發(fā)明概念的另一個示例實施例指向數(shù)據(jù)處理方法，包括通過端接電阻器將數(shù)據(jù)通過其傳送的信道端接到地，并處理經(jīng)由信道傳送的數(shù)據(jù)。根據(jù)本發(fā)明概念的示例實施例，包括輸出端的輸出驅(qū)動器包括第一 NMOS晶體管，第二 NMOS晶體管，以及預驅(qū)動器電路，第一 NMOS晶體管被配置為響應(yīng)于上拉信號將輸出端的電壓上拉到上拉電壓，第二 NMOS晶體管被配置為響應(yīng)于下拉信號將輸出端的電壓下拉到地電壓，預驅(qū)動器電路被配置為響應(yīng)于時鐘信號和數(shù)據(jù)生成彼此互補的上拉信號和下拉信號。根據(jù)示例實施例，輸出驅(qū)動器還包括連接在輸出端和數(shù)據(jù)緩沖器之間的電阻電路。第一 NMOS晶體管的閾值電壓和第二 NMOS晶體管的閾值電壓之間的差可以是50mv到 IOOmv0
根據(jù)另一個示例實施例，輸出驅(qū)動器還包括第三NMOS晶體管，其響應(yīng)于上拉信號將輸出端的電壓上拉到上拉電壓，而第一 NMOS晶體管的閾值電壓和第三NMOS晶體管的閾值電壓之間的差可以是50mv到lOOmv。根據(jù)再一個示例實施例，輸出驅(qū)動器還包括第三NMOS晶體管，其被配置為響應(yīng)于下拉信號將輸出端的電壓下拉到地電壓，而第二 NMOS晶體管的閾值電壓和第三NMOS晶體管的閾值電壓之間的差可以是50mv到lOOmv。根據(jù)再一個示例實施例，輸出驅(qū)動器還包括第三NMOS晶體管和第四NMOS晶體管，第三NMOS晶體管被配置為響應(yīng)于上拉信號而將輸出端的電壓上拉到上拉電壓，而第四NMOS晶體管被配置為響應(yīng)于下拉信號而將輸出端的電壓下拉到地電壓。第一 NMOS晶體管的閾值電壓和第三匪OS晶體管的閾值電壓之間的差是50mv到lOOmv，而第二 NMOS晶體管的閾值電壓和第四NMOS晶體管的閾值電壓之間的差是50mv到lOOmv。根據(jù)再一個示例實施例，輸出驅(qū)動器還包括控制信號生成電路和第三NMOS晶體管，控制信號生成電路被配置為響應(yīng)于時鐘信號和下拉信號而生成控制信號，而第三NMOS晶體管被配置為響應(yīng)于控制信號而將輸出端的電壓下拉到地電壓。第一 NMOS晶體管的閾值電壓和第二 NMOS晶體管的閾值電壓之間的差是50mv到lOOmv，而第二 NMOS晶體管的閾值電壓和第三NMOS晶體管的閾值電壓之間的差是50mv到lOOmv。根據(jù)再一個示例實施例，輸出驅(qū)動器還包括控制信號生成電路和第三NMOS晶體管，控制信號生成電路被配置為響應(yīng)于時鐘信號確定在每個時間點輸入的下拉信號的相關(guān)性，并且基于確定結(jié)果生成控制信號，而第三匪OS晶體管被配置為響應(yīng)于控制信號而將輸出端的電壓下拉到地電壓。根據(jù)再一個示例實施例，輸出驅(qū)動器還包括控制信號生成電路和第三NMOS晶體管，控制信號生成電路被配置為響應(yīng)于時鐘信號和上拉信號而生成控制信號，而第三NMOS晶體管被配置為響應(yīng)于控制信號而將輸出端的電壓上拉到上拉電壓。根據(jù)再一個示例實施例，輸出驅(qū)動器還包括控制信號生成電路和第三NMOS晶體管，控制信號生成電路被配置為響應(yīng)于時鐘信號確定在每個時間點輸入的上拉信號的相關(guān)性，并且配置為基于確定結(jié)果生成控制信號，而第三NMOS晶體管被配置為響應(yīng)于控制信號而將輸出端的電壓上拉到上拉電壓。根據(jù)再一個示例實施例，輸出驅(qū)動器包括輸出端；第一晶體管，被配置為響應(yīng)于上拉信號而將輸出端的電壓上拉到上拉電壓；第二晶體管，串聯(lián)連接在第一晶體管和地之間，第二晶體管被配置為響應(yīng)于下拉信號而將輸出端的電壓下拉到地電壓，其中，第一晶體管和第二晶體管兩者都不是P型金屬氧化物半導體(PMOS)晶體管。根據(jù)示例實施例，第一非P型晶體管的閾值電壓小于第二非P型晶體管的閾值電壓。根據(jù)再一個實施例，第一非P型晶體管的閾值電壓大于第二非P型晶體管的閾值電壓。根據(jù)又一個示例實施例，輸出驅(qū)動器還包括第三NMOS晶體管和第四NMOS晶體管，第三NMOS晶體管被配置為響應(yīng)于上拉信號而將輸出端的電壓上拉到上拉電壓，而第四NMOS晶體管被配置為響應(yīng)于下拉信號而將輸出端的電壓下拉到地電壓，其中，第三晶體管和第四晶體管兩者都不是P型金屬氧化物半導體(PMOS)晶體管。


從以下結(jié)合附圖對本發(fā)明實施例的描述中，本發(fā)明一般發(fā)明概念的這些和/或其它方面和優(yōu)點將變得更加清楚和容易理解，在附圖中圖1是根據(jù)本發(fā)明概念的示例實施例的包括輸出驅(qū)動器和接地端接的數(shù)據(jù)傳輸系統(tǒng)的示意性框圖；圖2A是示出圖1的輸出驅(qū)動器的上拉驅(qū)動器的操作的示意圖；圖2B是根據(jù)圖2A中示出的操作的輸出信號的時間圖；圖3A是示出圖1的輸出驅(qū)動器的下拉驅(qū)動器的操作的示意圖；圖3B是根據(jù)圖3A中示出的操作的輸出信號的時間圖；圖4、5、6、7、8和9示出圖1中示出的輸出驅(qū)動器的其它示例實施例；圖10、11、12和13示出圖1中示出的輸出驅(qū)動器的再一些示例實施例；圖14是包括根據(jù)圖1中的本發(fā)明概念的示例實施例的輸出驅(qū)動器和接地端接的系統(tǒng)的框圖；圖15是用于解釋圖1的數(shù)據(jù)傳輸系統(tǒng)或圖14的系統(tǒng)的操作的流程圖；圖16是圖1或圖14中示出的包括輸出驅(qū)動器和接地端接的系統(tǒng)的截面圖；以及圖17是包括圖1或圖14中示出的輸出驅(qū)動器和接地端接的系統(tǒng)的另一個示例實施例。
具體實施例方式現(xiàn)在將參考示出本發(fā)明的實施例的附圖在下面更全面地描述本發(fā)明概念。然而，本發(fā)明可以以多種不同的形式來具體體現(xiàn)，而不應(yīng)當被解釋為限于這里所闡述的實施例。在附圖中，為了清楚，層和區(qū)域的大小和相對大小可以被夸大。相似的附圖標記始終指代相似的元素。應(yīng)當理解，當元素被稱為“連接”或“耦接”到另一個元素時，它可以直接地連接或耦接到另一個元素，或者也可以存在插入其間的元素。相反，當一個元素被稱為“直接連接”或“直接耦接”到另一個元素時，則不存在插入其間的元素。如這里所使用的，術(shù)語“和/或”包括相關(guān)聯(lián)的列出項中的一個或多個的任意以及全部組合，并且可以被縮寫為“/”。應(yīng)當理解，雖然這里使用的術(shù)語第一、第二等等可以描述各種元素，這些元素將不會被這些術(shù)語所限制。這些術(shù)語只是用來將一個元素與另一個元素相區(qū)分。例如，第一信號可以稱為第二信號，并且類似的，第二信號可以稱為第一信號，而不脫離本公開的教導。在這里使用的術(shù)語僅僅是為了描述特定的實施例，而不是意圖限制本發(fā)明。如這里所使用的，單數(shù)形式“一”、“一個”和“該”意圖也包括復數(shù)形式，除非上下文中清楚地另外指出。還應(yīng)當理解，術(shù)語“包括”和/或“包含”當在本說明書中使用時，指明存在所陳述的特征、區(qū)域、整體、步驟、操作、元素、和/或組件，但是也不排除一個或多個其它特征、區(qū)域、整體、步驟、操作、元素、組件、和/或它們的組的存在或添加。除非另外定義，這里所使用的所有的術(shù)語(包括技術(shù)和科學術(shù)語)都具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的相同的含義。還應(yīng)當理解，諸如在常用詞典中定義的那些術(shù)語的術(shù)語應(yīng)當被解釋為具有與它們在相關(guān)技術(shù)和/或本申請的上下文中的含義一致的含義，并且不會被理想化地解釋或過分正式意義上的解釋，除非在這里這樣明確地進行了定義。圖1是根據(jù)本發(fā)明概念的示例實施例的包括輸出驅(qū)動器和接地端接的數(shù)據(jù)傳輸系統(tǒng)的示意性框圖。參考圖1，數(shù)據(jù)傳輸系統(tǒng)1000可以包括第一設(shè)備2000和通過信道200執(zhí)行數(shù)據(jù)通信的第二設(shè)備3000。根據(jù)示例實施例，第一設(shè)備2000和第二設(shè)備3000可以具體體現(xiàn)為相同芯片或不同芯片。第一設(shè)備2000可以執(zhí)行向信道200傳送數(shù)據(jù)的發(fā)射機的功能，而第二設(shè)備3000可以執(zhí)行接收和處理通過信道200輸入的數(shù)據(jù)的接收機的功能。這里，信道200是用于傳送數(shù)據(jù)的數(shù)據(jù)路徑，并且可以以線或總線來具體體現(xiàn)。例如，所述線或總線可以具體體現(xiàn)為在印刷電路板(PCB)之上或之內(nèi)。此外，所述數(shù)據(jù)路徑可以是電路徑或光路徑。光路徑可以是光學互連機構(gòu)。例如，光學連接機構(gòu)可以指光纖、光波導、或傳送光信號的介質(zhì)。根據(jù)示例實施例，數(shù)據(jù)傳輸系統(tǒng)1000可以具體體現(xiàn)為個人計算機(PC)或便攜式設(shè)備。攜帶式設(shè)備可以具體體現(xiàn)為任何適當?shù)脑O(shè)備，非限定性的示例包括膝上型計算機、蜂窩電話、智能電話、平板PC、個人數(shù)字助理(PDA)、企業(yè)數(shù)字助理(EDA)、數(shù)字照相機、數(shù)字攝像機、攜帶式多媒體播放器(PMP)、個人導航設(shè)備、或攜帶式導航設(shè)備(PDN)、手持游戲控制臺、以及電子書。根據(jù)另一個示例實施例，數(shù)據(jù)傳輸系統(tǒng)1000可以具體體現(xiàn)為存儲器模塊，其中第一設(shè)備2000和第二設(shè)備3000被安裝在板(board)上。存儲模塊可以具體體現(xiàn)為單列直插式存儲器模塊(SIMM)、雙列直插式存儲器模塊(DIMM)、小外廓雙列直插式存儲器模塊(S0-DIMM)、全緩沖 DIMM (FB-DIMM)或無緩沖 DIMM。執(zhí)行發(fā)射機功能的第一設(shè)備2000可以包括選擇電路10、多個預驅(qū)動器20和30、以及輸出驅(qū)動器100A。選擇電路10可以響應(yīng)于選擇信號(例如，時鐘信號CLKDQ)的上升邊和下降沿中的一個，將第一數(shù)據(jù)(例如，偶數(shù)的數(shù)據(jù)ED)傳送給每一個預驅(qū)動器20和30。另外，選擇電路10可以響應(yīng)于選擇信號(例如，所述時鐘信號CLKDQ)的上升邊和下降沿中的另一個，將第二數(shù)據(jù)(例如，奇數(shù)的數(shù)據(jù)0D)傳送給每一個預驅(qū)動器20和30。第一預驅(qū)動器20根據(jù)從選擇電路10輸出的數(shù)據(jù)(例如，反轉(zhuǎn)的(inverted)第一數(shù)據(jù)或反轉(zhuǎn)的第二數(shù)據(jù))，輸出第一控制信號Pull-up，即，上拉信號PU。第二預驅(qū)動器30可以具體體現(xiàn)為倒相器(inverter),其再一次反轉(zhuǎn)從選擇電路10輸出的數(shù)據(jù)，例如，反轉(zhuǎn)的第一數(shù)據(jù)或反轉(zhuǎn)的第二數(shù)據(jù)，并且輸出第二控制信號Pull-down,即，下拉信號H)。圖1中的小圈表示數(shù)據(jù)反轉(zhuǎn)。預驅(qū)動器電路包括選擇電路10和多個預驅(qū)動器20和30。預驅(qū)動器電路基于時鐘信號CLKDQ和數(shù)據(jù)ED或OD輸出彼此互補的上拉信號I3U和下拉信號H)。輸出驅(qū)動器100A包括串聯(lián)連接在提供電源電壓VDDQ的電壓線(或節(jié)點)和處于地電壓VSSQ的地線(或節(jié)點)之間的上拉驅(qū)動器101和下拉驅(qū)動器103。上拉驅(qū)動器101和下拉驅(qū)動器103中的每一個可以具體體現(xiàn)為NMOS晶體管。第一控制信號Pull-up PD被提供給上拉驅(qū)動器101的控制端，例如，NMOS晶體管的柵極，而第二控制信號Pull-down PD被提供給下拉驅(qū)動器103的控制端，例如，NMOS晶體管的柵極。當上拉驅(qū)動器101具體體現(xiàn)為NMOS晶體管時，輸出驅(qū)動器100A可以相對較高的頻率操作，因為與上拉驅(qū)動器101相關(guān)聯(lián)的匪OS晶體管的電子遷移率大于PMOS晶體管的空穴遷移率。當具有高電平的第一控制信號Pull-up被提供給與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管的柵極時，輸出驅(qū)動器100A的輸出端105的電壓Vqh被減少到(VDDQ-Vth )。這里，Vth是指與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管的閾值電壓。因此，輸出驅(qū)動器100A的輸出電壓Vqh可以是高頻的小擺動(swing)。第一設(shè)備2000的輸出驅(qū)動器100A的輸出端105通過數(shù)據(jù)緩沖器DQ(data pad)和信道200連接到第二設(shè)備3000。執(zhí)行接收機的功能的第二設(shè)備3000包括端接電阻器Rterm和感測放大器3100。端接電阻器Rterm連接在第二設(shè)備3000的輸入終端Din和接收地電壓VSSQ的地線(或節(jié)點)之間。端接電阻器Rterm是等效電阻器，并且可以包括串聯(lián)連接在輸入終端Din和地線之間的電阻器R和開關(guān)。開關(guān)可以響應(yīng)于開關(guān)控制信號CTRL被導通或斷開。根據(jù)不例實施例，開關(guān)可以具體體現(xiàn)為PMOS晶體管或NMOS晶體管。例如，當通過信道200接收數(shù)據(jù)信號時，開關(guān)可以響應(yīng)于開關(guān)控制信號CTRL導通。由于當與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管被導通時與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管在飽和區(qū)中操作，與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管可以自動地作為電流源操作。感測放大器3100可以響應(yīng)于反轉(zhuǎn)的時鐘信號CKB通過感測和放大在輸入終端Din的電壓和參考電壓Vref之間的差來生成差動輸出信號Q和QB。上拉驅(qū)動器101和下拉驅(qū)動器103可以具有堆棧結(jié)構(gòu)。圖2A是示出圖1的輸出驅(qū)動器的上拉驅(qū)動器的操作的示意圖，而圖2B是根據(jù)圖2A中示出的操作的輸出信號的時間圖。參考圖1、2A和2B，當與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管響應(yīng)于第一控制信號Pull-up被導通，并且與下拉驅(qū)動器103相關(guān)聯(lián)的NMOS晶體管響應(yīng)于第二控制信號Pull-down被截止時，可知輸出驅(qū)動器100A的最高輸出電壓限于所述差(VDDQ-Vth)。在上拉操作期間，與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管執(zhí)行電流源的功能。這里，在與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管中流動的電流Ipu如關(guān)系I中所示根據(jù)差(VDDQ-Vth)來確定。[關(guān)系I]Ipu Oc k (VDDQ-Vth)r這里，k是常數(shù)，而r是指數(shù)。例如，r可以是在I和2之間的實數(shù)。輸出驅(qū)動器100A的輸出端105的電壓Vqh可以基于在與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管和端接電阻器Rterm中流動的電流Ipu來確定。當在與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管和端接電阻器Rterm中的一個中流動的電流Ipu增加時，輸出驅(qū)動器100A的輸出端105的電壓Vra增加。在與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管中流動的電流Ipu的量和/或端接電阻器Rterm的電阻可以基于在信道200上的數(shù)據(jù)的信號完整性而適當?shù)卮_定或選擇。因為在與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管中流動的Ipu的量可以根據(jù)工藝、電壓、和/或溫度上的改變而改變，可以通過調(diào)整與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管的寬度來調(diào)整電流Ipu以保持適當?shù)闹?。與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管響應(yīng)于上拉信號I3U將輸出端105上拉到上拉電壓。上拉電壓可以是與電源電壓VDDQ相關(guān)的電壓,例如,輸出驅(qū)動器100A的最高輸出電壓(VDDQ-Vth);然而，上拉電壓可以被簡單地表示為電源電壓VDDQ。圖3A是示出圖1的輸出驅(qū)動器的下拉驅(qū)動器的操作的示意圖。圖3B是根據(jù)圖3A示出的操作的輸出信號的時間圖。參考圖1、3A和3B，當與上拉驅(qū)動器101相關(guān)聯(lián)的NMOS晶體管響應(yīng)于第一控制信號Pull-up被截止，并且與下拉驅(qū)動器103相關(guān)聯(lián)的NMOS晶體管響應(yīng)于第二控制信號Pull-down被導通時，輸出驅(qū)動器100A的輸出端105的電壓趨近地電壓VSSQ。輸出驅(qū)動器100A的輸出端105的電流IRterm通過端接電阻器Rterm被吸收到地線，而輸出驅(qū)動器100A的輸出端105的電流Ipd也通過與下拉驅(qū)動器103相關(guān)聯(lián)的NMOS晶體管被吸收到地。圖3A的Vqh是初始電壓，而Rterm是端接電阻器的電阻。通過與下拉驅(qū)動器103相關(guān)聯(lián)的NMOS晶體管被吸收到地的電流Ipd在關(guān)系2中示出。[關(guān)系2]Ipd Oc k (VDDQ-Vth)r這里，k是常數(shù)，而r是指數(shù)。例如，r可以是在I和2之間的實數(shù)。與下拉驅(qū)動器103相關(guān)聯(lián)的NMOS晶體管將輸出驅(qū)動器100A的輸出端105的電壓下拉到地。例如，與下拉驅(qū)動器103相關(guān)聯(lián)的NMOS晶體管具有可以在沒有下拉驅(qū)動器的情況下操作的偽開路漏極結(jié)構(gòu)(pseudo-open drain structure)。圖4到圖9示出圖1中示出的輸出驅(qū)動器的其它示例實施例。在每個輸出驅(qū)動器100B到100G中示出的LVT (低壓晶體管)是指相應(yīng)的NMOS晶體管的閾值電壓被設(shè)計為低于其它NMOS晶體管的閾值電壓。例如，與上/ 下拉驅(qū)動器 101B、101C、103C、104D、104E、106E、103F、IOlG 和 106G 相關(guān)聯(lián)的每個NMOS晶體管的閾值電壓比與上/下拉驅(qū)動器103B、101D、103D、101E、103E、IOlF和103G相關(guān)聯(lián)的每個NMOS晶體管的閾值電壓低大約50mV到100mV。也就是說，與上/ 下拉驅(qū)動器 101B、101C、103C、104D、104E、106E、103F、101G 和106G相關(guān)聯(lián)的每個NMOS晶體管的例如漏極和源極的有源區(qū)的摻雜密度可以達到每個NMOS晶體管130B、101D、103D、101E、103E、101F和103G的例如漏極和源極的有源區(qū)的摻雜密度的10到100倍。參考圖4，輸出驅(qū)動器100B包括串聯(lián)連接在提供電源電壓VDDQ的電壓線和處于地電壓VSSQ的地線之間的、與上拉驅(qū)動器101B以及與下拉驅(qū)動器103B相關(guān)聯(lián)的NMOS晶體管。與上拉驅(qū)動器101B相關(guān)聯(lián)的NMOS晶體管的閾值電壓可以被設(shè)計為相對低于與下拉驅(qū)動器103B相關(guān)聯(lián)的NMOS晶體管的閾值電壓。例如，當與下拉驅(qū)動器103B相關(guān)聯(lián)的NMOS晶體管的閾值電壓是0. 4V時，與上拉驅(qū)動器101B相關(guān)聯(lián)的NMOS晶體管的閾值電壓可以是
0.30V到0. 35V。輸出驅(qū)動器100B的輸出端105可以通過數(shù)據(jù)緩沖器DQ連接到信道200。參考圖5，輸出驅(qū)動器100C包括串聯(lián)連接在提供電源電壓VDDQ的電壓線和處于地電壓VSSQ的地線之間的、與上拉驅(qū)動器101C以及與下拉驅(qū)動器103C相關(guān)聯(lián)的NMOS晶體管。如上所述，與上拉驅(qū)動器IOic以及與下拉驅(qū)動器103C相關(guān)聯(lián)的每個NMOS晶體管可以具體表現(xiàn)為具有相對較低的閾值電壓的NMOS晶體管。參考圖6，輸出驅(qū)動器100D包括串聯(lián)連接在提供電源電壓VDDQ的電壓線和處于地電壓VSSQ的地線之間的、與上拉驅(qū)動器IOlD以及與下拉驅(qū)動器103D相關(guān)聯(lián)的NMOS晶體管，以及連接在電壓線和輸出端105之間的NMOS晶體管104D。與第一上拉驅(qū)動器IOlD以及與第二上拉驅(qū)動器104D相關(guān)聯(lián)的每個NMOS晶體管響應(yīng)于第一控制信號Pull-up進行操作。如上所述，NMOS晶體管104D的閾值電壓可以被設(shè)計為相對低于與驅(qū)動器IOlD和103D相關(guān)聯(lián)的每個NMOS晶體管的閾值電壓。參考圖7，輸出驅(qū)動器100E包括串聯(lián)連接在電壓線和地線之間的、與上拉驅(qū)動器IOlE以及與下拉驅(qū)動器103E相關(guān)聯(lián)的NMOS晶體管，與連接在電壓線和輸出端105之間的第二上拉驅(qū)動器104E相關(guān)聯(lián)的NMOS晶體管，以及與連接在輸出端105和地線之間的第二下拉驅(qū)動器106E相關(guān)聯(lián)的NMOS晶體管。與上拉驅(qū)動器IOlE和104E相關(guān)聯(lián)的每個NMOS晶體管由第一控制信號Pull-up來控制。與下拉驅(qū)動器103E和106E相關(guān)聯(lián)的每個NMOS晶體管由第二控制信號Pull-down來控制。如上所述，與驅(qū)動器104E和106E相關(guān)聯(lián)的每個NMOS晶體管的閾值電壓可以被設(shè)計為低于與驅(qū)動器IOlE和103E相關(guān)聯(lián)的每個NMOS晶體管的閾值電壓。參考圖8，輸出驅(qū)動器100F包括串聯(lián)連接在提供電源電壓VDDQ的電壓線和處于地電壓VSSQ的地線之間的、與上拉驅(qū)動器IOlF以及與下拉驅(qū)動器103F相關(guān)聯(lián)的NMOS晶體管。如上所述，與下拉驅(qū)動器103F相關(guān)聯(lián)的NMOS晶體管的閾值電壓可以被設(shè)計為相對低于與上拉驅(qū)動器IOlF相關(guān)聯(lián)的NMOS晶體管的閾值電壓。參考圖9，輸出驅(qū)動器100G包括串聯(lián)連接在電壓線和地線之間的NMOS晶體管IOlG和103G，以及連接在輸出端105和地線之間的NMOS晶體管106G。如上所述，與上拉驅(qū)動器IOlG以及第二下拉驅(qū)動器106G相關(guān)聯(lián)的每個NMOS晶體管的閾值電壓可以被設(shè)計為相對低于與第一下拉驅(qū)動器103G相關(guān)聯(lián)的NMOS晶體管的閾值電壓。如上所述，由于每個輸出驅(qū)動器100A到100G使用至少一個NMOS晶體管作為上拉驅(qū)動器，每個輸出驅(qū)動器100A到100G展示了比使用PMOS晶體管作為上拉驅(qū)動器的輸出驅(qū)動器更快的操作速度。由于對于每個基于NMOS晶體管的輸出驅(qū)動器100A到100G每電流的布局區(qū)域也更小，表現(xiàn)出較低的輸入電容。因此，每個輸出驅(qū)動器100A到100G可以以相對較高的速度操作。而且，相對于使用電源電壓VDDQ的端接，使用地電壓VSSQ的端接可以減少功率消耗。圖10到圖13是圖1中示出的輸出驅(qū)動器的再一些其它示例實施例。參考圖10，輸出驅(qū)動器100H還包括連接在輸出端105和數(shù)據(jù)緩沖器DQ之間的電阻器R2。參考圖11，輸出驅(qū)動器1001包括串聯(lián)連接在提供電源電壓VDDQ的電壓線(或節(jié)點)和處于地電壓VSSQ的地線(或節(jié)點)之間的、與上拉驅(qū)動器1011以及與第一下拉驅(qū)動器1031相關(guān)聯(lián)的NMOS晶體管，控制信號生成電路1071、以及連接在輸出端105和地線之間的NMOS晶體管1091。控制信號生成電路1071基于第二控制信號Pull-down和時鐘信號CLKDQ生成控制信號，該控制信號可以控制與1091相關(guān)聯(lián)的NMOS晶體管的0N/0FF (導通/截止)狀態(tài)?？刂菩盘柹呻娐?071可以具體體現(xiàn)為有限狀態(tài)機(FSM)。例如，與控制信號生成電路1071相關(guān)聯(lián)的FSM可以基于時鐘信號CLKDQ確定連續(xù)輸入的第二控制信號Pull-down的邏輯電平，并且根據(jù)確定結(jié)果生成可以將與第二下拉驅(qū)動器1091相關(guān)聯(lián)的NMOS晶體管導通或截止的控制信號。例如，當?shù)诙刂菩盘朠ull-down的邏輯電平在四個不同的時間點是1、0、I和0時，與控制信號生成電路1071相關(guān)聯(lián)的FSM可以確定不存在數(shù)據(jù)相關(guān)性(datadependency),并且根據(jù)確定結(jié)果生成具有低電平的控制信號，為了去加重(de-emphasis)輸出數(shù)據(jù)，該控制信號可以截止與第二下拉驅(qū)動器1091相關(guān)聯(lián)的NMOS晶體管。然而，當?shù)诙刂菩盘朠ull-down的邏輯電平在四個不同的時間點是1、1、I和0(或0、0、0和I)時，與信號生成電路1071相關(guān)聯(lián)的FSM可以確定存在數(shù)據(jù)相關(guān)性，并且根據(jù)確定結(jié)果生成具有高電平的控制信號，為了預加重(pre-emphasis)輸出數(shù)據(jù),該控制信號可以導通與第二下拉驅(qū)動器1091相關(guān)聯(lián)的NMOS晶體管。參考圖12，輸出驅(qū)動器100J包括串聯(lián)連接在提供電源電壓VDDQ的電壓線和處于地電壓VSSQ的地線之間的、與上拉驅(qū)動器IOlJ以及與下拉驅(qū)動器103J相關(guān)聯(lián)的NMOS晶體管，控制信號生成電路107J、以及與連接在電壓線和輸出端105之間的第二上拉驅(qū)動器109J相關(guān)聯(lián)的NMOS晶體管?？刂菩盘柹呻娐?07J基于時鐘信號CLKDQ和第一控制信號Pull-up生成可以控制與第二上拉驅(qū)動器109J相關(guān)聯(lián)的NMOS晶體管的導通/截止(0N/0FF)狀態(tài)的控制信號。控制信號生成電路107J可以具體體現(xiàn)為FSM?？刂菩盘柹呻娐?07J的功能與上述參考圖11解釋的控制信號生成電路1071的功能基本相同，因此省略詳細說明。參考圖13，輸出驅(qū)動器IOOk包括串聯(lián)連接在提供電源電壓VDDQ的電壓線和處于地電壓VSSQ的地線之間的、與上拉驅(qū)動器IOlK以及與下拉驅(qū)動器103K相關(guān)聯(lián)的NMOS晶體管，第一控制信號生成電路107-K1，第二控制信號生成電路107-K2，與連接在電壓線和輸出端105之間的第二上拉驅(qū)動器109K相關(guān)聯(lián)的NMOS晶體管，以及與連接在輸出端105和地線之間的第二下拉驅(qū)動器109k-2相關(guān)聯(lián)的NMOS晶體管。每個控制信號生成電路107-K1和107-K2可以具體體現(xiàn)為FSM。第一控制信號生成電路107-K1基于時鐘信號CLKDQ和第一控制信號Pull-up生成可以控制與第二上拉驅(qū)動器109K-1相關(guān)聯(lián)的NMOS晶體管的導通/截止(0N/0FF)狀態(tài)的控制信號。第二控制信號生成電路107-K2基于時鐘信號CLKDQ和第二控制信號Pull-down生成可以控制與第二下拉驅(qū)動器109K-2相關(guān)聯(lián)的NMOS晶體管的導通/截止(0N/0FF)狀態(tài)的控制信號。每個控制信號生成電路107-K1和107-K2的功能與參考圖11解釋的控制信號生成電路1071的功能基本相同，因此省略詳細說明。如上參考圖4到圖13解釋的，分別與串聯(lián)連接在輸出驅(qū)動器100B到100K的電壓線和地線之間的上拉和下拉驅(qū)動器IOlB和103B、101C和103C、101D和103D、101E和103EU01F 和 103FU01G 和 103GU01 和 103、1011 和 1031、IOlJ 和 103JU01K 和 103K、104E和106E、以及109K-1和109K-2相關(guān)聯(lián)的NMOS晶體管，可以具有堆棧結(jié)構(gòu)(stackstructure)。圖14是根據(jù)圖1的本發(fā)明概念的示例實施例的包括輸出驅(qū)動器和接地端接的系統(tǒng)的框圖。
圖14的系統(tǒng)4000包括通過信道200互相通信的第一數(shù)據(jù)處理電路或設(shè)備4100和第二數(shù)據(jù)處理電路或設(shè)備4200。第一數(shù)據(jù)處理電路4100包括第一選擇電路10-1、包括預驅(qū)動器20-1和30-1的第一預驅(qū)動器電路、第一輸出驅(qū)動器100-1、第一接收電路3000-1和第一控制電路4110。第二數(shù)據(jù)處理電路4200包括第二選擇電路10-2、包括預驅(qū)動器20-2和30_2的第二預驅(qū)動器電路、第二輸出驅(qū)動器100-2、第二接收電路3000-2和第二控制電路4210。圖14的每個選擇電路10-1和10-2的結(jié)構(gòu)和功能與圖1的選擇電路10的結(jié)構(gòu)和功能相同。每個預驅(qū)動器20-1、20-2、30-1和30_2可以基于從每個控制電路4110和4210輸出的啟用信號(enable signal) EN來啟用或禁用。每個控制電路4110和4210可以傳送或接收將要在每個數(shù)據(jù)處理電路4100和4200中執(zhí)行的用于數(shù)據(jù)處理操作的命令CMD，數(shù)據(jù)處理操作例如為數(shù)據(jù)傳輸操作或數(shù)據(jù)接收操作。例如，當信道200是單向信道時，每個控制電路4110和4210可以解碼傳送的或接收的命令CMD，并且根據(jù)解碼結(jié)果生成每個命令CMDl和CMD2。如下解釋示例性操作。第一數(shù)據(jù)處理電路4100通過信道200傳送數(shù)據(jù)到第二數(shù)據(jù)處理電路4200。第一控制電路4110接收第一數(shù)據(jù)傳輸命令CMDl，并且將對應(yīng)于第一數(shù)據(jù)傳輸命令CMDl的命令CMD傳送給第二控制電路4210。第一控制電路4110響應(yīng)于第一數(shù)據(jù)傳輸命令CMDl將激活的啟用信號EN傳送給每個第一預驅(qū)動器20-1和30-1。每個啟用的第一預驅(qū)動器20-1和30-1基于數(shù)據(jù)ED或OD生成彼此互補的控制信號PU和ro。因此，第一輸出驅(qū)動器100-1可以響應(yīng)于控制信號PU或ro (控制信號I3U和PD彼此互補)通過信道200將相應(yīng)的數(shù)據(jù)傳送給第二數(shù)據(jù)處理電路4200。此外，第一控制電路4110響應(yīng)于第一數(shù)據(jù)傳輸命令CMDl阻塞(block)提供給第一接收電路3000-1的時鐘信號CKB。隨后，第一接收電路3000-1變?yōu)榻?。第二控制電?210解碼命令CMD，并根據(jù)解碼結(jié)果將去激活的啟用信號EN傳送給每個第二預驅(qū)動器20-2和30-2。因此，每個第二預驅(qū)動器20-2和30-2變?yōu)榻?。第二控制電?210根據(jù)解碼結(jié)果將時鐘信號CKB和具有高電平的控制信號CTRL提供給第二接收電路3000-2。因此，第二接收電路3000-2可以接收和處理通過信道200從第一數(shù)據(jù)處理電路4100傳送的數(shù)據(jù)。繼續(xù)這個對示例性操作的解釋，第二數(shù)據(jù)處理電路4200通過信道200傳送數(shù)據(jù)給第一數(shù)據(jù)處理電路4100。第二控制電路4210接收第二數(shù)據(jù)傳輸命令CMD2，并且將對應(yīng)于第二數(shù)據(jù)傳輸命令CMD2的命令CMD傳送給第一控制電路4110。第二控制電路4210響應(yīng)于第二數(shù)據(jù)傳輸命令CMD2將激活的啟用信號EN傳送給每個第二預驅(qū)動器20-2和30_2。每個啟用的第二預驅(qū)動器20-2和30-2基于數(shù)據(jù)ED或OD生成彼此互補的控制信號PU和PD。因此，第二輸出驅(qū)動器100-2可以響應(yīng)于彼此互補的控制信號PU或ro通過信道200將相應(yīng)的數(shù)據(jù)傳送給第一數(shù)據(jù)處理電路4100。另外，第二控制電路4210響應(yīng)于第二數(shù)據(jù)傳輸命令CMD2阻塞提供給第二接收電路3000-2的時鐘信號CKB。因此，第二接收電路3000-2被禁用。第一控制電路4110解碼命令CMD，并根據(jù)解碼結(jié)果將去激活的啟用信號EN傳送給每個第一預驅(qū)動器20-1和30-1。因此，每個第一預驅(qū)動器20-1和30-1被禁用。此外，第一控制電路4110根據(jù)解碼結(jié)果將時鐘信號CKB和具有高電平的控制信號CTRL提供給第一接收電路3000-1。隨后，第一接收電路3000-1可以接收和處理通過信道200從第二數(shù)據(jù)處理電路4200傳送的數(shù)據(jù)。每個輸出驅(qū)動器100-1和100-2可以具體體現(xiàn)為輸出驅(qū)動器100A到100K之一。當每個輸出驅(qū)動器100-1和100-2被具體體現(xiàn)為包括FSM的輸出驅(qū)動器1001到100K之一時，時鐘信號CLKDQ被提供給一個輸出驅(qū)動器。作為另一個示例，當信道是雙向信道時，連接到第一輸出端105-1的第一輸出驅(qū)動器100-1和第一接收電路3000-1被啟用，而連接到第二輸出端105-2的第二輸出驅(qū)動器100-2和第二接收電路3000-2被啟用。每個控制電路4110和4210將時鐘信號CKB和具有高電平的控制信號CTRL提供給每個接收電路3000-1和3000-2。每個控制電路4110和4210可以將激活的啟用信號EN提供給每個預驅(qū)動器20-1、20-2、30-1和30-2。每個接收電路3000-1和3000-2的功能和結(jié)構(gòu)與圖1中示出的第二設(shè)備3000的
功能和結(jié)構(gòu)基本相同。圖14示出每個控制電路4110和4210將激活的啟用信號EN提供給每個預驅(qū)動器20-1,20-2,30-1和30-2 ;然而，當信道是雙向信道時，啟用信號EN本身可以不提供給每個預驅(qū)動器 20-1、20-2、30-1 和 30-2。第一數(shù)據(jù)處理電路4100可以是使用串行通信協(xié)議或串行通信標準的主機，而第二數(shù)據(jù)處理電路4200可以是使用串行通信協(xié)議或串行通信標準的從設(shè)備(slave)。使用串行通信協(xié)議或串行通信標準的設(shè)備可以是通用異步收發(fā)器(UART)、串行外圍接口(SPI)、集成電路間總線(I2C)、系統(tǒng)管理總線(SMBus)、控制器區(qū)域網(wǎng)(CAN)、通用串行總線(USB)、根據(jù)移動工業(yè)處理器接口(MIPI )的相機串行接口(CSI)、根據(jù)MIPI 的顯示串行接口(DSI)、移動顯示數(shù)字接口(MDDI)、本地互聯(lián)網(wǎng)絡(luò)(LIN)、顯示端口(DP)或嵌入式顯示端口(eDP)。根據(jù)示例實施例，第一數(shù)據(jù)處理電路4100、信道200和第二數(shù)據(jù)處理電路4200可以具體體現(xiàn)為集成電路(IC)或片上系統(tǒng)(SoC)。根據(jù)另一個示例實施例，第一數(shù)據(jù)處理電路4100、信道200和第二數(shù)據(jù)處理電路4200可以具體體現(xiàn)為存儲器模塊。根據(jù)再一個示例實施例，第一數(shù)據(jù)處理電路4100、信道200和第二數(shù)據(jù)處理電路4200可以具體體現(xiàn)為多芯片封裝(MCP)。根據(jù)再一示例實施例，第一數(shù)據(jù)處理電路4100、信道200和第二數(shù)據(jù)處理電路4200可以具體體現(xiàn)為封裝體疊層(PoP)、球柵陣列(BGAs)、芯片級封裝(CSPs)、帶引線的塑料芯片載體(PLCC)、塑造雙列直插式封裝(PDIP)、板上芯片(C0B)、陶瓷雙列直插式封裝(CERDIP)、塑料標準四邊扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(S0IC)、窄間距小外形封裝(SS0P)、薄型小外形封裝(TS0P)、系統(tǒng)封裝(SIP )、晶圓級封裝(WLP )、或晶圓級處理堆疊封裝(WSP )。根據(jù)再一個示例實施例，當系統(tǒng)4000還包括通過數(shù)據(jù)總線與第一數(shù)據(jù)處理電路4100和第二數(shù)據(jù)處理電路4200中的至少一個進行通信的處理器或中央處理單元(CPU)時，系統(tǒng)4000可以具體體現(xiàn)為個人計算機(PC)或膝上型計算機。
根據(jù)再一個示例實施例，第一數(shù)據(jù)處理電路4100可以是存儲控制器，第二數(shù)據(jù)處理電路4200可以是易失性存儲器件或非易失性存儲器件。根據(jù)又一個示例實施例，第一數(shù)據(jù)處理電路4100和第二數(shù)據(jù)處理電路4200中的每一個可以是易失性存儲器件或非易失性存儲器件。易失性存儲器件可以具體體現(xiàn)為動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、可控硅 RAM (T-RAM)、零電容 RAM (Z-RAM)、或雙晶體管 RAM (TTRAM)0非易失性存儲器件可以具體體現(xiàn)為電可擦除可編程只讀存儲器(EEPR0M)、閃存、磁性隨機存取存儲器(MRAM)、自旋轉(zhuǎn)移矩MRAM、導電橋接RAM (CBRAM)、鐵電RAM (FeRAM),相變RAM (PRAM)、電阻RAM (RRAM或ReRAM)、納米管RRAM、聚合物RAM (PoRAM)、納米浮柵存儲器(NFGM)、全息照相存儲器、分子電子學存儲器件、或絕緣體電阻轉(zhuǎn)變存儲器。圖15是用于解釋圖1的數(shù)據(jù)傳輸系統(tǒng)或圖14的系統(tǒng)的示范性操作的流程圖。參考圖1、14和15，預驅(qū)動器電路響應(yīng)于數(shù)據(jù)ED或OD生成彼此互補的上拉信號PU和下拉信號PD。數(shù)據(jù)通過使用包括NMOS上拉驅(qū)動器101和NMOS下拉驅(qū)動器103的輸出驅(qū)動器100A傳送到信道200(S10)。例如，輸出驅(qū)動器100A通過選擇性地使用響應(yīng)于上拉信號PU操作的NMOS上拉驅(qū)動器101和響應(yīng)于下拉信號ro操作的NMOS下拉驅(qū)動器103將數(shù)據(jù)傳送到信道200。信道200通過端接電阻器Rterm被端接到地(S20)。第二接收電路3000-2處理(例如，感測和放大)通過信道200輸入的數(shù)據(jù)(S30)。圖16是包括圖1或圖14中示出的輸出驅(qū)動器和接地端接(ground termination)的系統(tǒng)的截面圖。參考圖1和圖16，具體體現(xiàn)為封裝的系統(tǒng)可以包括通過信道200執(zhí)行數(shù)據(jù)通信的第一設(shè)備2000和第二設(shè)備3000。這里，第一設(shè)備2000和第二設(shè)備3000中的每一個可以具體體現(xiàn)為不同的芯片，而信道200可以具體體現(xiàn)為垂直電連接(通路(via)),例如，過娃通路(through siliconvia TSV)0參考圖14和圖16，可以具體體現(xiàn)為封裝的系統(tǒng)可以包括通過信道200通信的第一數(shù)據(jù)處理電路4100和第二數(shù)據(jù)處理電路4200。第一數(shù)據(jù)處理電路4100和第二數(shù)據(jù)處理電路4200中的每一個具體體現(xiàn)為不同的芯片，而信道200可以具體體現(xiàn)為垂直電連接(通路)，例如，TSV。例如，封裝可以具體體現(xiàn)為封裝體疊層(PoP)、球柵陣列(BGAs)、芯片級封裝(CSPs)、帶引線的塑料芯片載體(PLCC)、塑造雙列直插式封裝(PDIP)、板上芯片(C0B)、陶瓷雙列直插式封裝(CERDIP)、塑料標準四邊扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、窄間距小外形封裝(SS0P)、薄型小外形封裝(TSOP )、系統(tǒng)封裝(SIP)、多芯片封裝(MCP )、晶圓級封裝(WLP )、或晶圓級處理堆疊封裝(WSP )。圖17是包括圖1或圖14中示出的輸出驅(qū)動器和接地端接的系統(tǒng)的另一個示范性實施例。參考圖17，系統(tǒng)1000-1可以包括通過信道200-1執(zhí)行數(shù)據(jù)通信的第一系統(tǒng)5010和第二系統(tǒng)5020。信道200-1可以包括光連接方式。參考圖1和17,第一系統(tǒng)5010可以包括第一設(shè)備2000和第一電光(electrical-optical)轉(zhuǎn)換電路5011。第一電光轉(zhuǎn)換電路5011可以將從第一設(shè)備2000輸出的電信號轉(zhuǎn)換為光信號，并且通過可以包括光連接方式的信道2001-1將轉(zhuǎn)換的光信號輸出到第二系統(tǒng)5020。第二系統(tǒng)5020包括第二光電轉(zhuǎn)換電路5021和第二設(shè)備3000。第二光電轉(zhuǎn)換電路5021可以將通過光連接方式200-1輸入的光信號轉(zhuǎn)換為電信號，并將轉(zhuǎn)換的電信號傳送給第二設(shè)備3000。參考圖14和圖17,第一系統(tǒng)5010可以包括第一數(shù)據(jù)處理電路4100和第一電光轉(zhuǎn)換電路5011。當?shù)谝幌到y(tǒng)5010將數(shù)據(jù)傳送給第二系統(tǒng)5020時，第一電光轉(zhuǎn)換電路5011可以將從第一數(shù)據(jù)處理電路4100輸出的電信號轉(zhuǎn)換為光信號，并且通過光連接方式200-1將轉(zhuǎn)換的光信號輸出到第二系統(tǒng)5020。第二系統(tǒng)5020包括第二光電轉(zhuǎn)換電路5021和第二數(shù)據(jù)處理電路4200。第二光電轉(zhuǎn)換電路5021可以將通過光連接方式200-1輸入的光信號轉(zhuǎn)換為電信號，并將轉(zhuǎn)換的電信號傳送給第二數(shù)據(jù)處理電路4200。第一系統(tǒng)5010還可以包括第三光電轉(zhuǎn)換電路5012，而第二系統(tǒng)5020還可以包括第四電光轉(zhuǎn)換電路5022。當?shù)诙到y(tǒng)5020將數(shù)據(jù)傳送給第一系統(tǒng)5010時，第四電光轉(zhuǎn)換電路5022可以將從第二數(shù)據(jù)處理電路輸出的電信號轉(zhuǎn)換為光信號，并且通過光連接方式200-1將轉(zhuǎn)換的光信號輸出到第一系統(tǒng)5010。第三光電轉(zhuǎn)換電路5012可以將通過光連接方式200-1輸入的光信號轉(zhuǎn)換為電信號，并將轉(zhuǎn)換的電信號傳送給第一數(shù)據(jù)處理電路4100。根據(jù)本發(fā)明概念的示例實施例的輸出驅(qū)動器的上拉驅(qū)動器使用NMOS晶體管而不是PMOS晶體管，從而可以以高速處理數(shù)據(jù)。當用作上拉驅(qū)動器的NMOS晶體管在根據(jù)本發(fā)明概念的示例實施例的接地端接結(jié)構(gòu)中被導通時，由于NMOS晶體管在飽和區(qū)操作，NMOS晶體管可以自動地操作為電流源。雖然已經(jīng)示出和描述了本發(fā)明一般發(fā)明概念的一些實施例，本領(lǐng)域技術(shù)人員將理解，在不脫離本發(fā)明一般發(fā)明概念的原理和精神的情況下，可以在這些實施例中做出各種改變，本發(fā)明的范圍定義在所附權(quán)利要求及其等效物中。
權(quán)利要求
1.一種集成電路(IC),包括 輸出驅(qū)動器，包括 輸出端； 第一 N型金屬氧化物半導體(NMOS)晶體管，配置為響應(yīng)于上拉信號，將輸出端的電壓上拉到上拉電壓； 第二 NMOS晶體管，配置為響應(yīng)于下拉信號，將輸出端的電壓下拉到地電壓；以及 接收電路，包括連接在輸出端和地之間的端接電阻器。
2.如權(quán)利要求1所述的1C，其中，所述接收電路包括連接所述端接電阻器和地的開關(guān)，該開關(guān)響應(yīng)于控制信號而激活。
3.如權(quán)利要求1所述的1C，還包括 預驅(qū)動器電路，配置為響應(yīng)于啟用信號和響應(yīng)于輸出數(shù)據(jù)而輸出上拉信號和下拉信號，所述上拉信號和下拉信號彼此互補； 感測放大器，配置為響應(yīng)于時鐘信號而感測和放大通過所述輸出端輸入的輸入數(shù)據(jù)；以及 控制電路，配置為解碼命令，并基于解碼結(jié)果控制激活啟用信號和傳輸時鐘信號之一。
4.一種系統(tǒng),包括 第一數(shù)據(jù)處理電路，包括具有連接到信道的第一輸出端的第一輸出驅(qū)動器，和 第二數(shù)據(jù)處理電路，配置為經(jīng)由所述信道與第一數(shù)據(jù)處理電路進行通信， 所述第一輸出驅(qū)動器包括 第一 N型金屬氧化物半導體(NMOS)晶體管，配置為響應(yīng)于第一上拉信號，將第一輸出端的電壓上拉到第一數(shù)據(jù)處理電路的上拉電壓，和 第二 NMOS晶體管，配置為響應(yīng)于第一下拉信號，將第一輸出端的電壓下拉到第一數(shù)據(jù)處理電路的地電壓， 所述第二數(shù)據(jù)處理電路包括連接在所述信道和第二數(shù)據(jù)處理電路的地之間的第一端接電阻器。
5.如權(quán)利要求4所述的系統(tǒng)，其中 所述第一數(shù)據(jù)處理電路包括連接在所述信道和第一數(shù)據(jù)處理電路的地之間的第二端接電阻器， 所述第二數(shù)據(jù)處理電路還包括具有連接到所述信道的第二輸出端的第二輸出驅(qū)動器， 所述第二輸出驅(qū)動器包括， 第三NMOS晶體管，配置為響應(yīng)于第二上拉信號，將第二輸出端的電壓上拉到第二數(shù)據(jù)處理電路的上拉電壓；以及 第四NMOS晶體管，配置為響應(yīng)于第二下拉信號，將第二輸出端的電壓下拉到第二數(shù)據(jù)處理電路的地電壓。
6.如權(quán)利要求5所述的系統(tǒng)，其中 所述第一數(shù)據(jù)處理電路包括 第一預驅(qū)動器電路，配置為響應(yīng)于第一輸出數(shù)據(jù)而生成第一上拉信號和第一下拉信號，第一上拉信號和第一下拉信號彼此互補；以及 第一感測放大器，配置為響應(yīng)于第一時鐘信號感測和放大通過第一輸出端輸入的第一輸入數(shù)據(jù)，并且 所述第二數(shù)據(jù)處理電路包括 第二預驅(qū)動器電路，配置為響應(yīng)于第二輸出數(shù)據(jù)而生成第二上拉信號和第二下拉信號，第二上拉信號和第二下拉信號彼此互補；以及 第二感測放大器，配置為響應(yīng)于第二時鐘信號感測和放大通過第二輸出端輸入的第二輸入數(shù)據(jù)。
7.如權(quán)利要求6所述的系統(tǒng)，其中，所述信道是雙向數(shù)據(jù)總線。
8.如權(quán)利要求4所述的系統(tǒng)，其中，所述信道配置為傳輸光信號。
9.如權(quán)利要求4所述的系統(tǒng)，其中，所述第一數(shù)據(jù)處理電路還包括 第一預驅(qū)動器電路，配置為響應(yīng)于第一啟用信號和第一輸出數(shù)據(jù)而生成第一上拉信號和第一下拉信號，第一上拉信號和第一下拉信號彼此互補； 第一感測放大器，配置為響應(yīng)于第一時鐘信號感測和放大通過第一輸出端輸入的第一輸入數(shù)據(jù)；以及 第一控制電路，配置為解碼第一命令，并根據(jù)解碼結(jié)果控制激活第一啟用信號或傳輸?shù)谝粫r鐘信號。
10.如權(quán)利要求9所述的系統(tǒng)，其中，第二數(shù)據(jù)處理電路還包括 第二預驅(qū)動器電路，被配置為響應(yīng)于第二啟用信號和第二輸出數(shù)據(jù)而生成第二上拉信號和第二下拉信號，第二上拉信號和第二下拉信號彼此互補； 第二感測放大器，被配置為響應(yīng)于第二時鐘信號感測和放大通過第二輸出端輸入的第二輸入數(shù)據(jù)；以及 第二控制電路，被配置為解碼第二命令，并根據(jù)解碼結(jié)果控制激活第二啟用信號或傳輸?shù)诙r鐘信號。
11.如權(quán)利要求4所述的系統(tǒng)，其中，所述系統(tǒng)是片上系統(tǒng)。
12.如權(quán)利要求4所述的系統(tǒng)，其中，第一數(shù)據(jù)處理電路是被配置為使用串行通信協(xié)議的主機，第二數(shù)據(jù)處理電路是被配置為使用串行通信協(xié)議的從設(shè)備。
13.如權(quán)利要求4所述的系統(tǒng)，其中，所述系統(tǒng)是多芯片封裝。
14.如權(quán)利要求4所述的系統(tǒng)，其中 第一數(shù)據(jù)處理電路和第二數(shù)據(jù)處理電路被安裝在板上，并且 所述系統(tǒng)是存儲器模塊。
15.如權(quán)利要求4所述的系統(tǒng)，還包括 中央處理單元(CPU)，被配置為通過數(shù)據(jù)總線與第一數(shù)據(jù)處理電路和第二數(shù)據(jù)處理電路進行通信，其中，所述系統(tǒng)是個人計算機(PC)、膝上型計算機和手持設(shè)備中的任何一個。
16.—種輸出驅(qū)動器,包括 第一 N型金屬氧化物半導體(NMOS)晶體管，被配置為響應(yīng)于上拉信號，將輸出端的電壓上拉到上拉電壓； 第二 NMOS晶體管，被配置為響應(yīng)于下拉信號，將所述輸出端的電壓下拉到地電壓；以及 預驅(qū)動器電路，被配置為響應(yīng)于時鐘信號和數(shù)據(jù)而生成上拉信號和下拉信號，所述上拉信號和下拉信號彼此互補。
17.如權(quán)利要求16所述的輸出驅(qū)動器，還包括 電阻電路，連接在所述輸出端和數(shù)據(jù)緩沖器之間。
18.如權(quán)利要求16所述的輸出驅(qū)動器，其中，第一NMOS晶體管的閾值電壓和第二 NMOS晶體管的閾值電壓之間的差是50mv到lOOmv。
19.如權(quán)利要求16所述的輸出驅(qū)動器，還包括 控制信號生成電路，被配置為響應(yīng)于時鐘信號和下拉信號生成控制信號；以及 第三NMOS晶體管，被配置為響應(yīng)于控制信號，將所述輸出端的電壓下拉到地電壓。
20.如權(quán)利要求16所述的輸出驅(qū)動器，還包括 控制信號生成電路，被配置為響應(yīng)于時鐘信號確定在每個時間點輸入的下拉信號的相關(guān)性，并且根據(jù)確定結(jié)果生成控制信號；以及 第三NMOS晶體管，被配置為響應(yīng)于所述控制信號，將所述輸出端的電壓下拉到地電壓。
全文摘要
本申請涉及輸出驅(qū)動器、集成電路及系統(tǒng)。集成電路包括輸出驅(qū)動器，該輸出驅(qū)動器包括輸出端和接收電路，該接收電路包括連接在輸出端和地之間的端接電阻器。輸出驅(qū)動器包括第一NMOS晶體管和第二NMOS晶體管，第一NMOS晶體管被配置為響應(yīng)于上拉信號將輸出端的電壓上拉到上拉電壓，而第二NMOS晶體管被配置為響應(yīng)于下拉信號將輸出端的電壓下拉到地電壓。
文檔編號H03K19/0185GK103066987SQ20121041177
公開日2013年4月24日 申請日期2012年10月24日 優(yōu)先權(quán)日2011年10月24日
發(fā)明者文炳模, 裵容撤, 安民守, 全英珍 申請人:三星電子株式會社