動態控制電平移位電路的制作方法
【專利摘要】一種動態控制電平移位電路，包括一動態控制器與一電平移位器。動態控制器輸出一動態電壓以及一輸出數據信號。電平移位器受該動態控制器控制，包括一輸入信號接收器、一輸出信號產生器、以及一偏壓電流控制器，串聯于一地電壓與一高電平電壓。該輸入信號接收器接收該動態控制器的該輸出數據信號，且該輸出信號產生器根據該輸出數據信號產生一移位數據電壓信號。該偏壓電流控制器受該動態電壓控制，當該移位數據電壓信號在一穩定階段時處于一第一電流輸出程度，當該移位數據電壓信號在一不穩定階段時處于一第二電流輸出程度，該第一電流輸出程度大于該第二電流輸出程度。
【專利說明】動態控制電平移位電路
【技術領域】
[0001 ] 本發明是有關于一種電平移位電路，且特別是有關于一種可以動態控制的電平移位電路。
【背景技術】
[0002]電平移位電路一般是用以將具有小電壓范圍信號，放大移位成具有較大電壓范圍的信號，其例如將OV到IV變化的數據信號移位成OV到IOV變化的數據信號。
[0003]圖1繪示傳統電平移位電路的示意圖。參閱圖1，傳統的電平移位電路100是由兩個N導電型金屬氧化物半導體(NMOS)的場效應晶體管Ml、M2以及兩個P導電型金屬氧化物半導體(PMOS)場效應晶體管M3、M4所組成。晶體管Ml與晶體管M2的兩個柵極分別接收入互補的一對輸入數據IN與IN’。晶體管Ml與晶體管M2有兩個摻雜電極，當作源極或是漏極，其一者連接到地電壓，GND，另一者分別輸出互補的一對移位數據電壓信號，OUT’、OUT，另外分別連接到晶體管M3、M4的兩個柵極。互補的信號，其也是互為反相的信號。晶體管M3、M4構成交錯連接(cross-coupled)的結構。晶體管M3、M4的二個摻雜電極連接到高電平電壓VDDH。于此輸入數據IN與IN’的電壓高電平電壓VDDL，會被移位到VDDH。也就是說，輸入數據的電壓范圍為VDDL到GND，而輸出數據的電壓范圍為VDDH到GND。VDDL電位低于VDDH。
[0004]此傳統電平移位電路100，以起始狀態IN GND、IN’ =VDD2、OUT=GND、OUT’ =VDDH為例，當輸入信號改變IN變成VDDL、IN’變成GND時，晶體管Ml導通、晶體管M2關閉，輸出電壓OUT將維持在GND電壓，因此P導電型的晶體管M3也會導通，形成很大的短路電流由晶體管M3、Ml導通到GND。
[0005]上述傳統電平移位電路100會由于短路電流而增加系統的耗電量。
【發明內容】
[0006]本發明一實施例提供一種動態控制電平移位電路，可以減少短路電流而減少耗電量。
[0007]本發明一實施例提供一種動態控制電平移位電路，包括一動態控制器與一電平移位器。動態控制器輸出一動態電壓以及一輸出數據信號。電平移位器受該動態控制器控制，包括一輸入信號接收器、一輸出信號產生器、以及一偏壓電流控制器，串聯于一地電壓與一高電平電壓。該輸入信號接收器接收該動態控制器的該輸出數據信號，且該輸出信號產生器根據該輸出數據信號產生一移位數據電壓信號。該偏壓電流控制器受該動態電壓控制，當該移位數據電壓信號在一穩定階段時處于一第一電流輸出程度，當該移位數據電壓信號在一不穩定階段時處于一第二電流輸出程度，該第一電流輸出程度大于該第二電流輸出程度。
[0008]根據一實施例，所述的動態控制電平移位電路更可以包括一偏壓產生器輸出一偏壓。該動態控制器，包括一動態偏壓產生器與一觸發器。動態偏壓產生器接收該偏壓與一第一電壓控制信號，輸出該動態電壓，其中該動態電壓是根據該第一電壓控制信號輸出一電位狀態，以控制該電平移位器的該偏壓電流控制器。觸發器接收一輸入數據信號以及一第二電壓控制信號，輸出對應該輸入數據信號的該輸出數據信號。該第一電壓控制信號與該第二電壓控制信號，在該移位數據電壓信號是該不穩定階段時有重迭。
[0009]為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
【專利附圖】
【附圖說明】
[0010]圖1繪示傳統電平移位電路的示意圖。
[0011]圖2繪示依據本發明一實施例，動態控制電平移位電路示意圖。
[0012]圖3繪示依據本發明一實施例，動態控制電平移位電路示意圖。
[0013]圖4繪示依據本發明一實施例，動態控制電平移位電路示意圖。
[0014]圖5繪示依據本發明一實施例，動態控制電平移位電路示意圖。
[0015]圖6繪示依據本發明一實施例，動態控制器對應圖2的動態控制電平移位電路的架構示意圖。
[0016]圖7~8繪示依據本發明一實施例，圖6的動態控制電平移位電路的輸入信號與輸出信號的波形與時序關系示意圖。
[0017]圖9繪示依據本發明一實施例，動態控制器對應圖2的動態控制電平移位電路的架構示意圖。
[0018]圖10~11繪示依據本發明一實施例，圖9的動態控制電平移位電路的輸入信號與輸出信號的波形與時序關系示意圖。
[0019]圖12繪示依據本發明一實施例，在圖6中的動態控制器120的動態偏壓產生器122電路不意圖。
[0020]圖13繪示依據本發明一實施例，在圖6中的動態控制器120的動態偏壓產生器122電路不意圖。
[0021]圖14繪示依據本發明一實施例，在圖6中的動態控制器120的動態偏壓產生器122電路不意圖。
[0022]圖15繪示依據本發明一實施例，在圖9中的動態控制器120的動態偏壓產生器122電路不意圖。
[0023][主要元件標號說明]
[0024]100:電平移位電路110:電平移位器
[0025]112:輸入信號接收器114:輸出信號產生器
[0026]116:偏壓電流控制器120:動態控制器
[0027]122:動態偏壓產生器124:觸發器
[0028]126:反相器130:偏壓產生器
[0029]200,202,204,206,208,210:晶體管
[0030]220、222、224、226、228、220:晶體管
【具體實施方式】[0031]本發明提供多個實施例，用以描述動態控制電平移位電路，其可以減少系統耗電。然而本發明不僅限于所舉的多個實施例。
[0032]圖2繪示依據本發明一實施例，動態控制電平移位電路示意圖。參閱圖2，本實施例的動態控制電平移位電路，可以將小的電壓范圍，例如是VDDL-GND范圍的輸入信號DIN轉化到更高的電壓范圍VDDH-GND的輸出信號0UTP、0UTN。
[0033]就本實施例的動態控制電平移位電路，其包括動態控制器120與一電平移位器110。動態控制器120輸出一動態電壓VB2以及一輸出數據信號VIP/VIN。電平移位器110受動態控制器120的控制，其包括一輸入信號接收器112，一輸出信號產生器114，以及一偏壓電流控制器116，串聯于一地電壓GND與一高電平電壓VDDH之間。輸入信號接收器112接收動態控制器120的輸出數據信號VIP/VIN，且輸出信號產生器114根據輸出數據信號產生VIP/VIN—移位數據電壓信號OUTP、0UTN。偏壓電流控制器116受動態電壓VB2控制。當移位數據電壓信號OUTP、OUTN在一穩定階段時處于一第一電流輸出程度，當該移位數據電壓信號0UTP、0UTN在一不穩定階段時處于一第二電流輸出程度。第一電流輸出程度大于該第二電流輸出程度。
[0034]以下就更細部的操作機制作描述。動態控制電平移位電路可以還包括偏壓產生器130,用以提供一偏壓電壓VBl給動態控制器120。動態控制器120的輸入信號包括偏壓電壓VB1、輸入信號DIN，另外也接收控制信號VCl用以產生動態電壓VB2、控制信號VC2用以將輸入信號DIN轉換成數據信號VIP與VIN，其為互補或是反相的數據信號。
[0035]電平移位器110受動態控制器120的控制，包括輸入信號接收器112，輸出信號產生器114，以及偏壓電流控制器116，其分別都是例如由一對金屬氧化物半導體(MOS)的場效應晶體管所構成。本實施例中，輸入信號接收器112是由一對N導電型金屬氧化物半導體(NMOS)的場效應晶體管200、202所構成。輸出信號產生器114是由一對P導電型金屬氧化物半導體(PMOS)的場效應晶體管204、206所構成。偏壓電流控制器116是由一對P導電型金屬氧化物半導體(PMOS)的場效應晶體管208、210所構成。
[0036]以下場效應晶體管也簡稱為晶體管。晶體管一般包括一柵極、一源極與一漏極。由于源極與漏極是由電路的連接關系來定義而可以互換，因此源極與漏極都統稱為摻雜電極，不區分是源極或是漏極。
[0037]電平移位器110的電路連接如下。輸入信號接收器112包括第一晶體管200有第一柵極與第二晶體管202有第二柵極。第一柵極與第二柵極分別接收由動態控制器120輸出的輸出數據信號VIP，VIN，其是一對互補的輸出數據信號VIP，VIN0
[0038]輸出信號產生器114包括第三晶體管202有第三柵極204與第四晶體管206有第四柵極，與輸入信號接收器112串聯耦接，以根據互補數據信號VIP，VIN產生移位數據電壓信號OUTN，OUTP。移位數據電壓信號OUTN，OUTP也是一對互補電壓信號，其中該第三柵極與該第四柵極交錯輸出互補電壓信號OUTN，0UTP。
[0039]偏壓電流控制器116，包括第五晶體管208有第五柵極與第六晶體管210有第六柵極，與輸出信號產生器114串聯耦接。第五柵極與第六柵極受動態電壓VB2的電位狀態控制，以產生第一電流輸出程度或是第二電流輸出程度的二個導通狀態。
[0040]電平移位器110的工作原理為:當輸出的數據電壓信號0UTP、0UTN穩定時，動態電壓VB2是在較低的電壓電平，但是VB2古GND，因此P導電型的晶體管208、210接近完全導通的狀態，有較大的電流輸出能力。當數據信號DIN改變時，通過控制電壓VC2輸入一脈沖，以產生數據信號VIP與VIN，此時電平移位器110開始逐步將輸入數據信號VIP與VIN轉化到更高的VDDH-GND電壓范圍。由于此時要輸出的數據電壓信號OUTP、OUTN仍處于非穩定狀態，晶體管204、206會同時導通。因此VDDH到GND間存在一導通路徑造成短路電流。為了降低電壓信號OUTP、OUTN于此非穩定狀態的短路電流，控制信號VCl輸入一短時間的脈沖，將動態電壓VB2的電壓狀態改變成較高的偏壓電壓，但VB2 Φ VDDH，此時會較接近關閉的狀態，因此降低晶體管208、210的電流輸出能力，進而減少電平移位器在電壓信號0UTP、OUTN于非穩定狀態下的短路電流，可以減少電流消耗，增進電流效率。
[0041]就控制信號VCl與VC2的作用，兩者脈沖發生的時間并不需要太嚴格的制定，VCl可以比VC2脈沖早產生或是晚產生，只要兩者的脈沖能在電壓信號OUTP、OUTN非穩定狀態時重迭，即可達到降低電流消耗的效果。因此，控制信號VCl與VC2的輸入也可以合并成單一的控制信號，而由內部的延遲或是提前產生控制信號VCl與VC2。
[0042]圖3繪示依據本發明一實施例，動態控制電平移位電路示意圖。參閱圖3，也可以同時參閱圖7與圖8的信號波形時序圖，控制信號VC1、VC2的兩個輸入信號整合成一個輸入控制信號VC。在圖2中，若是電路設計成控制信號VCl早于控制信號VC2，則于圖3的實施例中，例如可以設定為VC=VCl,而控制信號VC2是控制信號VC經過延遲電路后的信號。又若是圖2的電路要求為控制信號VC2早于控制信號VC1，于圖3的實施例中，例如可以是VC=VC2，而控制信號VCl是控制信號VC信號經過延遲電路后的信號。又若是圖2的電路是VC1=VC2，則于圖3的電路中，可以是VC=VC1=VC2。
[0043]前述實施例的電平移位效果是將電壓往正的方向提升，但是依相同設概念下，也可以用以將一電壓范圍為VDD-GNDH的輸入信號DIN轉化到更低的電壓范圍VDD-GNDL的輸出電壓信號0UTP、0UTN。
[0044]圖4繪示依據本發明一實施例，動態控制電平移位電路示意圖。參閱圖4，就本實施例的動態控制電平移位電路，其也是包括動態控制器120與一電平移位器110。動態控制器120輸出一動態電壓VB2以及一輸出數據信號VIP/VIN。電平移位器110受動態控制器120的控制,其包括一輸入信號接收器112,—輸出信號產生器114,以及一偏壓電流控制器116，串聯于一地電壓GNDL與一系統電壓VDD之間。
[0045]與圖2的作用相似，輸入信號接收器112接收動態控制器120的輸出數據信號VIP/VIN,且輸出信號產生器114根據輸出數據信號產生VIP/VIN —移位數據電壓信號OUTP, 0UTN。偏壓電流控制器116受動態電壓VB2控制。當移位數據電壓信號OUTP、OUTN在一穩定階段時處于一第一電流輸出程度，當該移位數據電壓信號OUTP、OUTN在一不穩定階段時處于一第二電流輸出程度。第一電流輸出程度大于該第二電流輸出程度。
[0046]本實施例的電平移位器110受動態控制器120的控制，包括輸入信號接收器112，輸出信號產生器114,以及偏壓電流控制器116,其分別都是例如由一對金屬氧化物半導體(MOS)的場效應晶體管所構成。
[0047]本實施例中，輸入信號接收器112是由一對P導電型金屬氧化物半導體(PMOS)的場效應晶體管220、222所構成。輸出信號產生器114是由一對N導電型金屬氧化物半導體(NMOS)的場效應晶體管224、226所構成。偏壓電流控制器116是由一對N導電型金屬氧化物半導體(NMOS)的場效應晶體管228、230所構成。[0048]電平移位器110的電路連接如下。輸入信號接收器112包括第一晶體管220有第一柵極與第二晶體管222有第二柵極。第一柵極與第二柵極分別接收由動態控制器120輸出的輸出數據信號VIP，VIN，其是一對互補的輸出數據信號VIP，VIN0
[0049]輸出信號產生器114包括第三晶體管224有第三柵極224與第四晶體管226有第四柵極，與輸入信號接收器112串聯耦接，以根據互補數據信號VIP，VIN產生移位數據電壓信號OUTN，OUTP。移位數據電壓信號OUTN，OUTP也是一對互補電壓信號，其中該第三柵極與該第四柵極交錯輸出互補電壓信號OUTN，0UTP。
[0050]偏壓電流控制器116，包括第五晶體管228有第五柵極與第六晶體管230有第六柵極，與輸出信號產生器114串聯耦接。第五柵極與第六柵極受動態電壓VB2的電位狀態控制，以產生第一電流輸出程度或是第二電流輸出程度的二個導通狀態。
[0051]就本實施例的操作機制如下。當數據電壓信號OUTP、OUTN穩定時，動態電壓VB2的偏壓在較高的電壓電平，但VB2 Φ VDD，因此晶體管228、230有較大的電流輸出能力。當數據信號DIN改變時，控制信號VC2輸入一脈沖，以產生數據信號VIP與VIN。此時電平移位器110開始逐步將輸入數據信號VIP與VIN轉化到更低的VDD-GNDL電壓范圍，由于此時要輸出的數據電壓信號0UTP、0UTN仍處于非穩定狀態，晶體管224、226會同時導通，因此由電壓VDD到電壓GNDL之間存在一導通路徑造成短路電流。為了降低數據電壓信號0UTP、OUTN于此非穩定狀態的短路電流，控制信號VCl輸入一短時間的脈沖，將動態電壓VB2的電壓狀態改變成較低的偏壓電壓，但VB2 ^ GNDL，此時其接近關閉的狀態，而降低晶體管228、230的電流輸出能力，進而減少電平移位器110在數據電壓信號OUTP、OUTN于非穩定狀態下的短路電流。其可以減少電流消耗，增進電流效率。
[0052]就控制信號VCl與VC2的整合，其可以采用例如圖3的類似方式。圖5繪示依據本發明一實施例，動態控制電平移位電路示意圖。參閱圖5，也可以同時參閱圖10與圖11的信號波形時序圖，控制信號VC1、VC2的兩個輸入信號整合成一個輸入控制信號VC。在圖4中，若是電路設計成控制信號VCl早于控制信號VC2，則于圖5的實施例中，例如可以設定為VC=VCl,而控制信號VC2是控制信號VC經過延遲電路后的信號。又若是圖4的電路要求為控制信號VC2早于控制信號VCl，于圖5的實施例中，例如可以是VC=VC2，而控制信號VCl是控制信號VC信號經過延遲電路后的信號。又若是圖4的電路是VC1=VC2，則于圖5的電路中，可以是VC=VC I =VC2。
[0053]以下描述動態控制器120的電路結構。圖6繪示依據本發明一實施例，動態控制器對應圖2的動態控制電平移位電路的架構示意圖。參閱圖6，本實施例的動態控制電平移位電路用以將一電壓范圍為VDDL-GND的輸入信號DIN轉化到更高的電壓范圍VDDH-GND的數據電壓信號0UTP、0UTN。圖6中的動態控制器120由一動態偏壓產生器122與一觸發器124所組成，其中觸發器124例如是D型觸發器。動態偏壓產生器130用以產生動態電壓VB2，其輸入信號包括偏壓電壓VBl與控制信號VCl。觸發器124用以將輸入數據信號DIN轉為數據信號VIP與VIN，其為互補的數據信號。動態電壓VB2與數據信號VIP與VIN用以控制電平移位器110。電平移位器110的操作機制如前述。
[0054]D型觸發器124，接收數據信號DIN以及控制信號VC2以產生數據信號VIP與VIN，然而其也可以有其它的方式，例如也可改為負緣觸發，即是控制信號VC2由高電壓到低電壓時，數據信號VIP與VIN的電壓才會改變。數據信號VIP與VIN是對應數據信號DIN來產生。數據信號DIN例如是輸入的數字數據，其“O”與“I”電壓電平不大，而通過觸發器124產生互補的數據電壓信號VIP與VIN。因此，觸發器124也不限于所舉的方式。
[0055]圖7繪示依據本發明一實施例，圖6的動態控制電平移位電路的輸入信號與輸出信號的波形與時序關系示意圖，其中控制信號VCl早于控制信號VC2。圖8繪示依據本發明一實施例，圖6的動態控制電平移位電路的輸入信號與輸出信號的波形于時序關系不意圖，其中控制信號VCl晚于控制信號VC2。
[0056]配合圖6的電路，參閱圖7與圖8的信號時序，如先前提到，控制信號VC1、VC2兩者脈沖發生的時間并不需要太嚴格的制定，控制信號VCl可以比VC2脈沖早產生或是晚產生，只要兩者的脈沖能在數據電壓信號OUTP、OUTN非穩定狀態時重迭，即可達到降低電流消耗的效果。更，為了減少輸入信號，控制信號VCl例如也可以等于控制信號VC2。VCl與VC2的極性并不局限所示的時序圖。
[0057]當信號DIN變化時，控制信號VC2會使觸發器124產生互補的數據電壓信號VIP與VIN0此時以數據電壓信號OUTP為例，在初始階段尚未達到預定電壓前是不穩定狀態。此時控制信號VCl會產生動態電壓VB2以控制偏壓電流控制器116。
[0058]當對應圖4的動態控制電平移位電路，其動態控制器120對電平移位器110的控制機制仍維持。圖9繪示依據本發明一實施例，動態控制器對應圖2的動態控制電平移位電路的架構示意圖。參閱圖9，動態控制器120的動態偏壓產生器122所產生的動態電壓VB2連接到N導電型晶體管228、230以控制不同的電流輸出能力。由于N導電型晶體管228、230與圖6的P導電型晶體管208、210的電壓控制方式相反，因此動態電壓VB2需要反相。
[0059]圖10繪示依據本發明一實施例，圖9的動態控制電平移位電路的輸入信號與輸出信號的波形與時序關系示意圖，其中電壓控制信號VCl早于電壓控制信號VC2。圖11繪示依據本發明一實施例，圖9的動態控制電平移位電路的輸入信號與輸出信號的波形于時序關系示意圖，其中控制信號VCl晚于控制信號VC2。
[0060]參閱圖10與圖11，其動態電壓VB2與控制信號VCl是同步，但是電壓極性相反。相比較于圖7與圖8的信號波形,動態電壓VB2是反相,但是時序是相同。
[0061]以下進一步描述動態偏壓產生器122的電路結構。圖12繪示依據本發明一實施例，在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖12，以圖6中的動態控制器120，其細部的電結構的一實施例例如是由四個晶體管所組成，例如包括兩個N導電型金屬氧化物半導體晶體管，NI，N2，以及兩個P導電型金屬氧化物半導體晶體管，Pl，P2。第一 N導電型晶體管NI,有第一柵極與二個摻雜電極,其中該第一柵極接收偏壓產生器130輸出的偏壓VBl。二個摻雜電極的一者接地。第二 N導電型晶體管N2有第二柵極與二個摻雜電極，其中第二柵極接收偏壓產生器130輸出的偏壓VB1，二個摻雜電極的一者接地，另一者連接到一節點SI。第一 P導電型晶體管P1，有第三柵極與二個摻雜電極，其中該第三柵極連接到節點SI也輸出動態電壓VB2。二個摻雜電極的一者連接到節點SI，另一者連接到所需要的電源。第二 P導電型晶體管P2有第四柵極與二個摻雜電極，其中第四柵極接受電壓控制信號VCl的控制，二個摻雜電極的一者連接到節點SI，另一者與晶體管NI的二個摻雜電極的另一者連接。當數據輸入信號穩定時，電壓控制信號VCl為低電壓，晶體管P2會導通，而流過晶體管Pl的電流是兩個電流INl與IN2的相加，IN1+IN2。因此，動態電壓VB2為較低電壓。當數據輸入信號改變時，電壓控制信號VCl為高電壓，晶體管P2不導通，流過晶體管Pl的電流為IN2，因此動態電壓VB2為較高電壓。如此，動態電壓VB2可以使偏壓電流控制器116有不同的電流輸出能力。
[0062]圖13繪示依據本發明一實施例，在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖13，針對圖9中的動態控制器120的動態偏壓產生器122，其電路需要做不同的對應設計。動態偏壓產生器122仍可以例如由四個晶體管組成。
[0063]第一 N導電型晶體管NI，有第一柵極與二個摻雜電極，其中第一柵極連接到節點S2，以輸出動態電壓VB2，二個摻雜電極的一者接地，另一者也連接到節點S2。第一 P導電型晶體管Pl有第二柵極與二個摻雜電極，其中第二柵極接收偏壓產生器130輸出的偏壓VB1，二個摻雜電極的一者接收電源。第二P導電型晶體管P2，有第三柵極與二個摻雜電極，其中第三柵極接收偏壓產生器輸出的偏壓VBl，二個摻雜電極的一者接收電源，另一者連接到節點S2。第三P導電型晶體管P3，有第四柵極與二個摻雜電極，其中第四柵極接受電壓控制信號VCl的控制，二個摻雜電極的一者連接到節點S2，另一者與晶體管Pl的二個摻雜電極的另一者連接。
[0064]圖13的實施例所產生的動態電壓VB2與圖12的實施例所產生的動態電壓VB是反相的電壓狀態，因此用以控制偏壓電流控制器116的N導電型晶體管228、230。
[0065]圖12與圖13也不是動態偏壓產生器122的唯一設計，在相同功能下可以有其它的設計。
[0066]圖14繪示依據本發明一實施例，在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖14，本實施例的偏壓產生器130所輸出的偏壓可以包括第一偏壓VBlL與第二偏壓VB1H，第一偏壓VBlL低于第二偏壓VB1H，其中VBlL Φ GNDjVBIH Φ VDDH。對應的動態偏壓產生器122包括反相器126,第一 P導電型晶體管Pl以及第二 P導電型晶體管P2。反相器126有一輸入端與一輸出端。輸入端接收電壓控制信號VC1。晶體管Pl有第一柵極與二個摻雜電極，其中第一柵極也與反相器126的輸入端連接，同時接收電壓控制信號VC1。二個摻雜電極的一者接收該第一偏壓VB1L，另一者連接到節點S3以輸出動態電壓VB2。晶體管P2有第二柵極與二個摻雜電極，其中第二柵極與反相器126的輸出端連接，二個摻雜電極的一者接收第二偏壓VB1H，另一者也連接到節點S3共同輸出動態電壓VB2。
[0067]操作機制如下。當輸入信號穩定時，電壓控制信號VCl為低電壓，VB2=VB1L。在圖6的晶體管208、210有較大的電流輸出能力。當輸入信號改變時，電壓控制信號VCl為高電壓，VB2=VB1H，其降低晶體管208、210的電流輸出能力。
[0068]如果針對圖9的動態偏壓產生器122，其要被控制的N導電型晶體管228、230不同于圖6的P導電型晶體管208、200，因此動態電壓VB2的極性需要改變。如果仍采用圖14的電路，則第一偏壓VBlL與第二偏壓VBlH要互換。然而，其也可以有不同的電路設計。
[0069]圖15繪示依據本發明一實施例，在圖9中的動態控制器120的動態偏壓產生器122電路不意圖。參閱圖15,動態偏壓產生器包括反相器、第一 N導電型晶體管N1、第一 N導電型晶體管N2。反相器126有一輸入端與一輸出端,輸入端接收電壓控制信號VCl。晶體管NI有第一柵極與二個摻雜電極,其中該第一柵極也與反相器126的輸入端連接，同時接收電壓控制信號VC1，二個摻雜電極的一者接收第一偏壓VB1L，另一者連接到節點S4以輸出動態電壓VB2。晶體管N2，有第二柵極與二個摻雜電極。第二柵極與反相器126的輸出端連接，二個摻雜電極的一者接收第二偏壓VB1H，另一者也連接到節點S4共同輸出動態電壓VB2。
[0070]又，如果采用圖15的電路來控制圖6的電路時，其第一偏壓VBlL與第二偏壓VBlH
要互換即可。
[0071]本發明一實施例提供的實施例，可以減少短路電流而減少耗電量，其在輸出電壓信號OUTN、OUTP穩定狀態與非穩定狀態下改變動態電壓VB2的電壓狀態，以控制不同的電流輸出能力，如此可以減少短暫短路的耗電。
[0072]雖然本發明已以實施例揭露如上，然其并非用以限定本發明，任何所屬【技術領域】中具有通常知識者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，故本發明的保護范圍當視所附的權利要求范圍所界定者為準。
【權利要求】
1.一種動態控制電平移位電路，包括: 一動態控制器，輸出一動態電壓以及一輸出數據信號； 一電平移位器，受該動態控制器控制，包括一輸入信號接收器、一輸出信號產生器、以及一偏壓電流控制器，串聯于一地電壓與一高電平電壓， 其中該輸入信號接收器接收該動態控制器的該輸出數據信號，且該輸出信號產生器根據該輸出數據信號產生一移位數據電壓信號， 其中該偏壓電流控制器受該動態電壓控制，當該移位數據電壓信號在一穩定階段時處于一第一電流輸出程度，當該移位數據電壓信號在一不穩定階段時處于一第二電流輸出程度，該第一電流輸出程度大于該第二電流輸出程度。
2.根據權利要求1所述的動態控制電平移位電路，還包括一偏壓產生器輸出一偏壓，其中該動態控制器，包括: 一動態偏壓產生器，接收該偏壓與一第一電壓控制信號，輸出該動態電壓，其中該動態電壓是根據該第一電壓控制信號輸出一電位狀態，以控制該電平移位器的該偏壓電流控制器；以及 一觸發器，接收一輸入數據信號以及一第二電壓控制信號，輸出對應該輸入數據信號的該輸出數據信號， 其中該第一電壓控制信號與該第二電壓控制信號，在該移位數據電壓信號是該不穩定階段時有重迭。
3.根據權利要求2所述的動態控制電平移位電路，其中該第一電流輸出程度是該電位狀態處于一第一電壓電平使該偏壓電流控制器接近導通程度，該第二電流輸出程度是該電位狀態處于一第二電壓電平使該偏壓電流控制器接近關閉程度。
4.根據權利要求2所述的動態控制電平移位電路，其中該第一電壓控制信號與該動態電壓是同步。
5.根據權利要求2所述的動態控制電平移位電路，其中該第一電壓控制信號與該第二電壓控制信號是外部輸入的兩個信號，或是根據一輸入信號后由內部產生該第一電壓控制信號與該第二電壓控制信號。
6.根據權利要求2所述的動態控制電平移位電路，其中該電平移位器包括: 該輸入信號接收器，包括第一晶體管有第一柵極與第二晶體管有第二柵極，該第一柵極與該第二柵極分別接收該輸出數據信號的一對互補數據信號； 該輸出信號產生器，包括第三晶體管有第三柵極與第四晶體管有第四柵極，與該輸入信號接收器串聯耦接，以根據該對互補數據信號產生該移位數據電壓信號，該移位數據電壓信號也是一對互補電壓信號，其中該第三柵極與該第四柵極交錯輸出該對互補電壓信號；以及 該偏壓電流控制器，包括第五晶體管有第五柵極與第六晶體管有第六柵極，與該輸出信號產生器串聯耦接，該第五柵極與該第六柵極受該動態電壓的該電位狀態所控制產生該第一電流輸出程度或是該第二電流輸出程度的二個導通狀態。
7.根據權利要求6所述的動態控制電平移位電路，其中該輸入信號接收器的該第一晶體管與該第二晶體管是N導電型金屬氧化物半導體晶體管，該輸出信號產生器的該第三晶體管與該第四晶體管是P導電型金屬氧化物半導體晶體管，該偏壓電流控制器的該第五晶體管與該第六晶體管是P導電型金屬氧化物半導體晶體管。
8.根據權利要求7所述的動態控制電平移位電路，其中該第一電壓控制信號與該動態電壓是同步，且電壓極性也相同。
9.根據權利要求7所述的動態控制電平移位電路，其中該動態偏壓產生器包括: 第一 N導電型金屬氧化物半導體晶體管，有第一柵極與二個第一摻雜電極，其中該第一柵極接收該偏壓產生器輸出的該偏壓，該二個第一摻雜電極的一者接地； 第二N導電型金屬氧化物半導體晶體管有第二柵極與二個第二摻雜電極，其中該第二柵極接收該偏壓產生器輸出的該偏壓，該二個第二摻雜電極的一者接地，另一者連接到一節點； 第一 P導電型金屬氧化物半導體晶體管，有第三柵極與二個第三摻雜電極，其中該第三柵極連接到該節點也輸出該動態電壓，該二個第三摻雜電極的一者連接到該節點，另一者連接到一電源；以及 第二 P導電型金屬氧化物半導體晶體管，有第四柵極與二個第四摻雜電極，其中該第四柵極接受該第一電壓控制信號的控制，該二個第四摻雜電極的一者連接到該節點，另一者與該二個第一摻雜電極的另一者連接。
10.根據權利要求7所述的動態控制電平移位電路，其中該偏壓產生器輸出的該偏壓是一第一偏壓與一第二偏 壓，該第一偏壓低于該第二偏壓，其中該動態偏壓產生器包括: 反相器，有一輸入端與一輸出端，該輸入端接收該第一電壓控制信號； 第一 P導電型金屬氧化物半導體晶體管，有第一柵極與二個第一摻雜電極，其中該第一柵極也與該反相器的該輸入端連接同時接收該第一電壓控制信號，該二個第一摻雜電極的一者接收該第一偏壓，另一者連接到一節點以輸出該動態電壓；以及 第二 P導電型金屬氧化物半導體晶體管，有第二柵極與二個第二摻雜電極，其中該第二柵極與該反相器的該輸出端連接，該二個第二摻雜電極的一者接收該第二偏壓，另一者也連接到該節點共同輸出該動態電壓。
11.根據權利要求6所述的動態控制電平移位電路，其中該輸入信號接收器的該第一晶體管與該第二晶體管是P導電型金屬氧化物半導體晶體管，該輸出信號產生器的該第三晶體管與該第四晶體管是N導電型金屬氧化物半導體晶體管，該偏壓電流控制器的該第五晶體管與該第六晶體管是N導電型金屬氧化物半導體晶體管。
12.根據權利要求11所述的動態控制電平移位電路，其中該第一電壓控制信號與該動態電壓是同步，但是電壓極性也相反。
13.根據權利要求11所述的動態控制電平移位電路，其中該動態偏壓產生器包括: 第一 N導電型金屬氧化物半導體晶體管，有第一柵極與二個第一摻雜電極，其中該第一柵極連接到一節點以輸出該動態電壓，該二個第一摻雜電極的一者接地，另一者也連接到該節點； 第一P導電型金屬氧化物半導體晶體管有第二柵極與二個第二摻雜電極，其中該第二柵極接收該偏壓產生器輸出的該偏壓，該二個第二摻雜電極的一者接收電源； 第二 P導電型金屬氧化物半導體晶體管，有第三柵極與二個第三摻雜電極，其中該第三柵極接收該偏壓產生器輸出的該偏壓，該二個第三摻雜電極的一者接收電源，另一者連接到該節點；以及第三P導電型金屬氧化物半導體晶體管，有第四柵極與二個第四摻雜電極，其中該第四柵極接受該第一電壓控制信號的控制，該二個第四摻雜電極的一者連接到該節點，另一者與該第一 P導電型金屬氧化物半導體晶體管的該二個第二摻雜電極的另一者連接。
14.根據權利要求11所述的動態控制電平移位電路，其中該偏壓產生器輸出的該偏壓是一第一偏壓與一第二偏壓，該第一偏壓低于該第二偏壓，其中該動態偏壓產生器包括:反相器，有一輸入端與一輸出端，該輸入端接收該第一電壓控制信號； 第一 N導電型金屬氧化物半導體晶體管，有第一柵極與二個第一摻雜電極，其中該第一柵極也與該反相器的該輸入端連接同時接收該第一電壓控制信號，該二個第一摻雜電極的一者接收該第一偏壓，另一者連接到一節點以輸出該動態電壓；以及 第二 N導電型金屬氧化物半導體晶體管，有第二柵極與二個第二摻雜電極，其中該第二柵極與該反相器的該輸出端連接，該二個第二摻雜電極的一者接收該第二偏壓，另一者也連接到該節點共同輸出該動態電壓。
【文檔編號】H03K19/0175GK103580670SQ201210259985
【公開日】2014年2月12日 申請日期:2012年7月25日 優先權日:2012年7月25日
【發明者】陳政宏, 黃如琳, 梁可駿 申請人:聯詠科技股份有限公司