信號增益電路以及信號增益方法
【專利摘要】一種信號增益電路以及信號增益方法，該信號增益電路包含有一輸入級電路，用來接收一輸入信號；一第一電感元件耦接于該輸入級電路與一第一參考電壓之間；一輸出級電路用來依據該輸入信號來產生一輸出信號；以及一第二電感元件耦接于該輸出級電路與一第二參考電壓之間；其中該第一電感元件的繞線的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置。
【專利說明】信號增益電路以及信號增益方法
【技術領域】
[0001]本發明關于一具有較低雜音因子的一低雜音放大器以及其相關方法，尤其是涉及一低雜音放大器的信號增益電路以及一信號增益方法，
【背景技術】
[0002]在一無線接收系統中，一低雜音放大器用來放大一無線接收信號以產生一接收信號。為了使得該無線接收系統可以精確地將該接收信號內的數據解碼出來，該低雜音放大器不能對該無線接收信號加入太多的雜音，以免該雜音影響到該接收信號內的數據。換句話說，該低雜音放大器的雜音因子必須夠低才不會影響到該接收信號內數據的正確性。一般而言，該低雜音放大器的雜音因子會和該低雜音放大器中的場效晶體管有很大的關系。進一步而言，該低雜音放大器的雜音因子會與該場效晶體管的通道雜音系數和柵極雜音系數成正比關系，而與該場效晶體管的操作截止頻率成反比關系。換句話說，只要該低雜音放大器由場效晶體管所組成時，該無線接收信號就會受到該場效晶體管的雜音所影響。因此，如何用較低的成本來改善一低雜音放大器的雜音因子已成為無線通訊領域所需解決的問題。
【發明內容】
[0003]因此，本發明的一目的在于提供具有較低雜音因子的一低雜音放大器以及其相關方法。
[0004]依據本發明的一第一實施例，其提供了一種信號增益電路。該信號增益電路包含有一輸入級電路、一第一電感元件、一輸出級電路以及一第二電感元件。該輸入級電路用來接收一輸入信號。該第一電感兀件稱接于該輸入級電路與一第一參考電壓之間。該輸出級電路用來依據該輸入信號來產生一輸出信號。該第二電感元件耦接于該輸出級電路與一第二參考電壓之間，其中該第一電感元件的繞線的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置。
[0005]依據本發明的一第二實施例，其提供了一種信號增益方法。該信號增益方法的步驟包含有:利用一輸入級電路來接收一輸入信號；將一第一電感兀件稱接于該輸入級電路與一第一參考電壓之間；利用一輸出級電路來依據該輸入信號來產生一輸出信號；將一第二電感元件耦接于該輸出級電路與一第二參考電壓之間；以及將該第一電感元件的繞線(winding)的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置。
[0006]本發明將一低雜音放大電路的一輸入電感元件的繞線的至少一部份與一輸出電感元件的繞線的至少一部份彼此交錯設置，以使得該輸入電感元件與該輸出電感元件之間產生一耦合效應以減小該輸出信號中的雜音。此外，本發明將該輸入電感元件與該輸出電感兀件以互相交錯的電路布局方式來產生一 I禹合效應，如此一來該輸入電感兀件與該輸出電感元件就可以在最小的面積下互相耦合以減小輸出信號中的雜音。【專利附圖】
【附圖說明】
[0007]圖1為本發明一種信號增益電路的一第一實施例示意圖。
[0008]圖2為本發明一第一電感兀件與一第二電感兀件的一實施例不意圖。
[0009]圖3為本發明一種信號增益電路的一第二實施例示意圖。
[0010]圖4為本發明一種信號增益方法的一實施例流程圖。
[0011]其中，附圖標記說明如下:
[0012]100、300信號增益電路
[0013]102、302輸入級電路
[0014]104、304第一電感元件
[0015]106,306輸出級電路
[0016]108,308第二電感元件
[0017]1022 第一增益電路
[0018]1024 第二增益電路
[0019]1042、1044、1082、1084 電感
[0020]3022 增益電路
[0021]202,204 虛線
【具體實施方式】
[0022]在說明書及后續的權利要求書當中使用了某些詞匯來指稱特定的元件。所屬領域中的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及后續的權利要求書并不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及后續的請求項當中所提及的“包含”為一開放式的用語，故應解釋成「包含但不限定于」。此外，“耦接”」一詞在此為包含任何直接及間接的電氣連接方式，因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或者通過其他裝置或連接方式間接地電氣連接至該第二裝置。
[0023]請參考圖1。圖1所示為依據本發明一種信號增益電路100的一實施例示意圖。信號增益電路100可以為一低雜音放大電路，該低雜音放大電路應用于一無線接收系統中，其用來提供一低雜音增益給一輸入信號Sin(圖1中所標示的Sil與Si2)以產生一輸出信號Sout (圖1中所標示的Sol與So2)。信號增益電路100包含有一輸入級電路102、一第一電感兀件104、一輸出級電路106以及一第二電感兀件108。輸入級電路102用來接收輸入信號Sin。第一電感兀件104稱接于輸入級電路102與一第一參考電壓(即一接地電壓Vgnd)之間。輸出級電路106用來依據輸入信號Sin來產生輸出信號Sout。第二電感兀件108 f禹接于輸出級電路106與一第二參考電壓(即一電源電壓Vdd)之間。為了使得第一電感元件104與第二電感元件108之間具有一耦合效應，本實施例中的第一電感元件104的繞線(winding)的至少一部份與第二電感元件108的繞線的至少一部份彼此交錯設置。進一步而言，第一電感元件104的繞線的至少一部份與第二電感元件108的繞線的至少一部份彼此交錯設置，而使得第一電感元件104與第二電感元件108之間產生一耦合效應以減小輸出信號Sout中的雜音。但是此并不作為本發明的限制所在，任何可以使得第一電感元件104與第二電感元件108之間具有一耦合效應的設置方式均屬于本發明的范疇所在。舉例來說，在一實施例中，將第一電感元件104的位置設置在相鄰于第二電感元件108的位置也可使得第一電感元件104與第二電感元件108之間具有一耦合效應，故其也屬于本發明的范疇所在。
[0024]此外，圖1所示的信號增益電路100為一差動的低雜音放大電路，因此輸入級電路102會包含有一第一場效晶體管Ml以及一第二場效晶體管M2。第一電感元件104耦接于第一場效晶體管Ml以及第二場效晶體管M2之間，且第一電感兀件104具有一中心抽頭端NI耦接于該第一參考電壓(即接地電壓Vgnd)。從圖1可以得知，中心抽頭端NI左邊的電感標示為1042，而中心抽頭端NI右邊的電感標示為1044。第一場效晶體管Ml具有一第一連接端點N2稱接于第一電感兀件104的一第一端點以及輸入信號Sin的一第一信號Sil,一控制端點用來接收一第一控制信號Scl。第二場效晶體管M2具有一第一連接端點N3耦接于第一電感兀件104的一第二端點以及輸入信號Sin的一第二信號Si2, —控制端點用來接收一第二控制信號Sc2。
[0025]輸出級電路106也包含有一第三場效晶體管M3以及一第四場效晶體管M4。第二電感元件108具有一中心抽頭端N4耦接于第二參考電壓(即電壓電壓Vdd)。從圖1可以得知，中心抽頭端N4左邊的電感標示為1082，而中心抽頭端N4右邊的電感標示為1084。第三場效晶體管M3具有一第一連接端點N5耦接于第一場效晶體管Ml的一第二連接端點，一控制端點用來接收一第一偏壓信號Sbl，一第二連接端點N7耦接于第二電感元件108的一第一端點以及用來輸出輸出信號Sout的一第一信號Sol。第四場效晶體管M4具有一第一連接端點N6耦接于第二場效晶體管M2的一第二連接端點，一控制端點用來接收一第二偏壓信號Sb2, —第二連接端點N8 I禹接于第二電感兀件108的一第二端點以及用來輸出輸出信號Sout的一第二信號So2。
[0026]此外，本實施例的輸入級電路102另包含有一第一增益電路1022以及一第二增益電路1024。第一增益電路1022具有一輸入端點稱接于第一場效晶體管Ml的第一連接端點N2，一輸出端點耦接于第二場效晶體管M2的該控制端點，第一增益電路1022用來提供一第一增益給輸入信號Sin的第一信號Sil以產生第二控制信號Sc2。第二增益電路1024具有一輸入端點耦接于第二場效晶體管M2的第一連接端點N3，一輸出端點耦接于第一場效晶體管Ml的該控制端點，第二增益電路1024用來提供一第二增益給輸入信號Sin的第二信號Si2以產生第一控制信號Scl。在此實施例中，該第一增益大致上等于該第二增益，并以A來代表該第一增益以及該第二增益，然此并不作為本發明的限制所在。熟悉此項技術者也可依電路的實際需求來將該第一增益設計得比該第二增益大，或者將該第一增益設計得比該第二增益小。另一方面，在信號增益電路100中，第一增益電路1022與第二增益電路1024可以為可選擇的(Optional)裝置。在本發明的另一信號增益電路的實施例中，第一增益電路1022與第二增益電路1024是可以被省略掉的，若第一增益電路1022與第二增益電路1024被省略掉時，該信號增益電路也可具有與信號增益電路100大致上相同的好處。
[0027]請注意，本實施例的場效晶體管Ml、M2、M3、M4雖為NMOS晶體管，然此并不作為本發明的限制，其也可以是N型場效晶體管或P型場效晶體管和N型場效晶體管的組合。
[0028]依據本發明信號增益電路100的實施例，當第一電感元件104具有一第一電感線圈數X，第二電感元件108具有一第二電感線圈數Y，第一電感線圈數X對第二電感線圈數Y的一圈數比值為Π，以及圈數比η與對應該耦合效應的一耦合系數k的一乘積不大于I時，信號增益電路100的雜音因子F大致上反比于圈數比η與耦合系數k的乘積，如以下方程式⑴所示:
【權利要求】
1.一種信號增益電路，包含有: 一輸入級電路，用來接收一輸入信號； 一第一電感兀件，稱接于該輸入級電路與一第一參考電壓之間； 一輸出級電路，用來依據該輸入信號來產生一輸出信號；以及 一第二電感元件，耦接于該輸出級電路與一第二參考電壓之間； 其中該第一電感元件的繞線的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置。
2.如權利要求1所述的信號增益電路，其中該第一電感元件的繞線的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置，而使得該第一電感元件與該第二電感元件之間產生一耦合效應。
3.如權利要求2所述的信號增益電路，其中該第一電感元件具有一第一電感線圈數，該第二電感元件具有一第二電感線圈數，以及該第一電感線圈數對該第二電感線圈數的一比值與對應該耦合效應的一耦合系數的一乘積不大于I。
4.如權利要求3所述的信號增益電路，其中該第一電感元件的一第一端點耦接于該第一參考電壓以及一第二端點用來接收該輸入信號； 該輸入級電路包含有: 一第一場效晶體管，具有一第一連接端點耦接于該第一電感元件的該第二端點，一控制端點用來接收一控制信號； 該輸出級電路包含有: 一第二場效晶體管，具有一第一連接端點耦接于該第一場效晶體管的一第二連接端點，一控制端點用來接收一偏壓信號；以及 該第二電感元件的一第一端點耦接于該第二場效晶體管的一第二連接端點以及一第二端點用來耦接于該第二參考電壓。
5.如權利要求4所述的信號增益電路，其中該輸入級電路另包含有: 一增益電路，具有一輸入端點耦接于該第一場效晶體管的該第一連接端點，一輸出端點耦接于該第一場效晶體管的該控制端點，該增益電路用來提供一不大于零的增益給該輸入信號以產生該控制信號。
6.如權利要求3所述的信號增益電路，其中該第一電感元件具有一中心抽頭端耦接于該第一參考電壓； 該輸入級電路包含有: 一第一場效晶體管，具有一第一連接端點耦接于該第一電感元件的一第一端點以及該輸入信號的一第一信號，一控制端點用來接收一第一控制信號；以及 一第二場效晶體管，具有一第一連接端點耦接于該第一電感元件的一第二端點以及該輸入信號的一第二信號，一控制端點用來接收一第二控制信號； 該第二電感元件具有一中心抽頭端耦接于該第二參考電壓； 該輸出級電路包含有: 一第三場效晶體管，具有一第一連接端點耦接于該第一場效晶體管的一第二連接端點，一控制端點用來接收一第一偏壓信號，一第二連接端點耦接于該第二電感元件的一第一端點以及用來輸出該輸出信號的一第一信號；以及一第四場效晶體管，具有一第一連接端點耦接于該第二場效晶體管的一第二連接端點，一控制端點用來接收一第二偏壓信號，一第二連接端點耦接于該第二電感元件的一第二端點以及用來輸出該輸出信號的一第二信號。
7.如權利要求6所述的信號增益電路，其中該輸入級電路另包含有: 一第一增益電路，具有一輸入端點耦接于該第一場效晶體管的該第一連接端點，一輸出端點耦接于該第二場效晶體管的該控制端點，該第一增益電路用來提供一第一增益給該輸入信號的該第一信號以產生該第二控制信號。
8.如權利要求7所述的信號增益電路，其中該輸入級電路另包含有: 一第二增益電路，具有一輸入端點耦接于該第二場效晶體管的該第一連接端點，一輸出端點耦接于該第一場效晶體管的該控制端點，該第二增益電路用來提供一第二增益給該輸入信號的該第二信號以產生該第一控制信號。
9.如權利要求8所述的信號增益電路，其中該第一增益等于該第二增益。
10.如權利要求1所述的信號增益電路，其中該第一參考電壓為一接地電壓，以及該第二參考電壓為一電源電壓。
11.一種信號增益方法，包含有: 利用一輸入級電路來接收一輸入信號； 將一第一電感兀件稱接于該輸入級電路與一第一參考電壓之間； 利用一輸出級電路來依據該`輸入信號來產生一輸出信號； 將一第二電感元件耦接于該輸出級電路與一第二參考電壓之間；以及 將該第一電感元件的繞線的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置。
12.如權利要求11所述的信號增益方法，其中該第一電感元件的繞線的至少一部份與該第二電感元件的繞線的至少一部份彼此交錯設置，而使得該第一電感元件與該第二電感元件之間產生一耦合效應。
13.如權利要求12所述的信號增益方法，其中該第一電感元件具有一第一電感線圈數，該第二電感元件具有一第二電感線圈數，以及該第一電感線圈數對該第二電感線圈數的一比值與對應該耦合效應的一耦合系數的一乘積不大于I。
14.如權利要求11所述的信號增益方法，其中該第一參考電壓為一接地電壓，以及該第二參考電壓為一電源電壓。
【文檔編號】H03G3/20GK103457542SQ201210171682
【公開日】2013年12月18日 申請日期:2012年5月29日 優先權日:2012年5月29日
【發明者】陳憲谷, 張家潤, 陳家源, 林盈熙 申請人:瑞昱半導體股份有限公司