專(zhuān)利名稱(chēng)：并行搜索的檢錯(cuò)糾錯(cuò)方法和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種并行捜索的檢錯(cuò)糾錯(cuò)方法和電路。
背景技術(shù)：
糾錯(cuò)碼(error correcting code),是指在傳輸過(guò)程中發(fā)生錯(cuò)誤后能在接收端自行發(fā)現(xiàn)或糾正的碼，從而，在現(xiàn)代通信系統(tǒng)中，糾錯(cuò)碼被用來(lái)提高信道傳輸?shù)目煽啃院凸β世寐?，所以糾錯(cuò)碼的設(shè)計(jì)是保證數(shù)據(jù)可靠傳輸?shù)末`個(gè)重要組成部 分。公知的，在糾錯(cuò)碼的使用過(guò)程中，錢(qián)搜索電路用來(lái)執(zhí)行錯(cuò)誤位置多項(xiàng)式的單階或者系數(shù)的硬件構(gòu)成。由于錯(cuò)誤位置多項(xiàng)式具有的最大次數(shù)是t次多項(xiàng)式而具有(t+i)個(gè)系數(shù)，對(duì)應(yīng)地，錢(qián)搜索電路的錢(qián)單元共有(t+1)階。典型的錢(qián)搜索単元以迭代方式處理錯(cuò)誤位置多項(xiàng)式系數(shù)，其過(guò)程是ー個(gè)驗(yàn)根的過(guò)程，在采用串行處理的方式中，一個(gè)時(shí)鐘周期只能處理ー個(gè)位的數(shù)據(jù)，也就是每次僅可以對(duì)所校驗(yàn)數(shù)據(jù)的一位進(jìn)行判別，在每次糾正大量數(shù)據(jù)過(guò)程中，錢(qián)搜索便成為了整個(gè)糾錯(cuò)過(guò)程的瓶頸，嚴(yán)重制約了數(shù)據(jù)傳輸速度/存儲(chǔ)速度。為了提高錢(qián)搜索算法速度的問(wèn)題，基于硬件實(shí)現(xiàn)的并行處理方式被提出。然而簡(jiǎn)單的挪用并行方法僅能在有限的范圍內(nèi)解決錢(qián)搜索速度的問(wèn)題，并且電路規(guī)模變得非常龐大。原因在于，如前所述，糾錯(cuò)碼中的一項(xiàng)關(guān)鍵技術(shù)為錢(qián)捜索電路，這一部分電路決定輸出效率的高低。在實(shí)際應(yīng)用中，通常也都采用并行捜索的方式，但由于普通并行電路中的關(guān)鍵路徑直接受到并行數(shù)量的影響，即對(duì)于N級(jí)并行的捜索電路，其關(guān)鍵路徑長(zhǎng)度便是N級(jí)乘法器級(jí)聯(lián)再加上ー級(jí)加法器，這樣嚴(yán)重限制了工作頻率。再進(jìn)ー步改進(jìn)的實(shí)現(xiàn)中，通過(guò)增加寄存器的方式加入流水線(xiàn)結(jié)構(gòu)，雖然工作頻率得到很大提高，但電路的開(kāi)銷(xiāo)也將變得巨大。同時(shí)由于所用的并行求解電路存在著時(shí)序差問(wèn)題，而無(wú)法實(shí)現(xiàn)高速運(yùn)行的目的，這使得并行電路的應(yīng)用受到很大限制。在中國(guó)CN101001089B也對(duì)之前錢(qián)搜索方法存在的缺陷進(jìn)行了論述，并提出了一種如附圖I所示的錢(qián)搜索裝置，其具有t個(gè)用于存儲(chǔ)錯(cuò)誤位置多項(xiàng)式系數(shù)及碼塊第η個(gè)位置的伽羅華域乘法運(yùn)算結(jié)果的系數(shù)寄存器，t個(gè)并行的并與系數(shù)寄存器一一級(jí)聯(lián)的伽羅華域乘法單元，以及η個(gè)并行的伽羅華域加法単元。在這樣的電路結(jié)構(gòu)中，能夠?qū)崿F(xiàn)并行操作，但對(duì)于距離系數(shù)寄存器較遠(yuǎn)的并行捜索電路需要經(jīng)過(guò)若干級(jí)乘法器后方能進(jìn)入加法器進(jìn)行求和運(yùn)算，最長(zhǎng)的乘法器級(jí)聯(lián)級(jí)數(shù)由并行的捜索電路數(shù)量決定，如在16位并行的捜索電路中，關(guān)鍵路徑長(zhǎng)度為16級(jí)級(jí)聯(lián)乘法電路與ー級(jí)加法電路之和，而在IIOnmエ藝，200MHz的系統(tǒng)當(dāng)中，能夠容許的關(guān)鍵路徑長(zhǎng)度為ー級(jí)加法器和不超過(guò)兩級(jí)級(jí)聯(lián)的乘法器，所以此種電路遠(yuǎn)不能達(dá)到系統(tǒng)的時(shí)序要求。
發(fā)明內(nèi)容
本發(fā)明的目的在于在不增加并行求解電路開(kāi)銷(xiāo)的情況下，就可以提高糾錯(cuò)速度的并行搜索的檢錯(cuò)糾錯(cuò)方法和電路。為實(shí)現(xiàn)本發(fā)明的目的，本發(fā)明采用以下技術(shù)方案依據(jù)本發(fā)明的一個(gè)方面的一種并行搜索的檢錯(cuò)糾錯(cuò)方法，在大于等于2的p級(jí)并行求解電路中，針對(duì)待糾錯(cuò)的碼塊，通過(guò)BM迭代獲得項(xiàng)數(shù)為t的錯(cuò)誤位置多項(xiàng)式的系數(shù)，進(jìn)而將該系數(shù)與錯(cuò)誤位置多項(xiàng)式對(duì)應(yīng)的第P位的糾錯(cuò)方程的初始根相乘得到的積作為初始值寫(xiě)入對(duì)應(yīng)位置的寄存器中；
在每一個(gè)時(shí)鐘周期內(nèi)，每一位置的所述積與并行的P個(gè)糾錯(cuò)方程的同位置系數(shù)相乘，形成糾錯(cuò)方程的項(xiàng)；
然后計(jì)算每個(gè)糾錯(cuò)方程所有t項(xiàng)的和，根據(jù)和的結(jié)果判斷碼塊的p個(gè)位置中的有效的錯(cuò)誤位置；
同時(shí)，獲得的第P位的各項(xiàng)作為更新的積對(duì)應(yīng)存入各位置的所述寄存器，用作下次運(yùn)算的系數(shù)，直至遍歷要保護(hù)的碼塊。
上述并行搜索的檢錯(cuò)糾錯(cuò)方法，每個(gè)位置的所述寄存器連接于同位置的p個(gè)乘法器的各一個(gè)輸入端，相應(yīng)地，乘法器的另一個(gè)輸入端用于輸入作為系數(shù)的位置相應(yīng)的糾錯(cuò)方程的根，該根作為常數(shù)直接輸入。依據(jù)本發(fā)明的另一個(gè)方面，一種并行搜索的糾錯(cuò)電路，為大于等于2的P位并行的糾錯(cuò)電路，其特征在于，包括
t個(gè)系數(shù)寄存器，按照t個(gè)位置陣列；
t個(gè)多路選擇器，輸出連接對(duì)應(yīng)位置的所述系數(shù)寄存器，該多路選擇器的一個(gè)輸入端用于輸入錯(cuò)誤位置多項(xiàng)式的系數(shù)與第P位的糾錯(cuò)方程的初始根的積；
乘法器，PXt陣列，每一位置的所述寄存器輸出連接同位置的P個(gè)乘法器的各一個(gè)輸入端，乘法器的另一個(gè)輸入端用于輸入同位置糾錯(cuò)方程的系數(shù)；乘法器的一個(gè)輸出端連接同位置的所述多路選擇器的另一個(gè)輸入端；
P個(gè)加法器，對(duì)應(yīng)于P個(gè)糾錯(cuò)方程，對(duì)應(yīng)某一糾錯(cuò)方程中每一項(xiàng)的t個(gè)乘法器的一個(gè)輸出端輸出連接該糾錯(cuò)方程對(duì)應(yīng)的加法器。在本發(fā)明的實(shí)現(xiàn)中，調(diào)整并聯(lián)電路中乘法器與加法器的拓?fù)潢P(guān)系，關(guān)鍵路徑變成了一級(jí)乘法器和一級(jí)加法器，在電路開(kāi)銷(xiāo)方面較之普通方法沒(méi)有增加的情況下，時(shí)序得到了明顯的優(yōu)化。在IlOnm工藝16位并行輸出的情況下，能夠?qū)崿F(xiàn)266MHz的工作頻率，進(jìn)而實(shí)現(xiàn)了高速并行的目的。再者，依據(jù)本發(fā)明的所述方法和電路不會(huì)產(chǎn)生乘法器多級(jí)級(jí)聯(lián)，拓?fù)浣Y(jié)構(gòu)更加簡(jiǎn)化。
圖I為CN101001089B公開(kāi)的一種糾錯(cuò)電路的結(jié)構(gòu)拓?fù)鋱D。圖2為依據(jù)本發(fā)明的一種糾錯(cuò)電路的結(jié)構(gòu)拓?fù)鋱D。
具體實(shí)施例方式依據(jù)本發(fā)明，保留并行的錢(qián)搜索方式，幾多個(gè)并行的糾錯(cuò)電路的并行，由于改善了乘法器的級(jí)聯(lián)方式，使得糾錯(cuò)電路不再受到并行數(shù)目的制約。圖2所示的結(jié)構(gòu)為依據(jù)本發(fā)明的糾錯(cuò)電路的一個(gè)實(shí)施例，具有t個(gè)系數(shù)寄存器D，按照t個(gè)位置陣列，圖中為一行陣列；t個(gè)多路選擇器MUX，輸出連接對(duì)應(yīng)位置的所述系數(shù)寄存器D，該多路選擇器MUX的一個(gè)輸入端用于輸入錯(cuò)誤位置多項(xiàng)式的系數(shù)與第P位的糾錯(cuò)方程的初始根的積；
乘法器，P行Xt列的陣列，每一位置的所述寄存器D輸出連接同位置的p個(gè)乘法器的各一個(gè)輸入端，乘法器的另一個(gè)輸入端用于輸入同位置糾錯(cuò)方程的系數(shù)；乘法器的一個(gè)輸出端連接同位置的所述多路選擇器的另一個(gè)輸入端；
P個(gè)加法器，對(duì)應(yīng)于P個(gè)糾錯(cuò)方程，對(duì)應(yīng)某一糾錯(cuò)方程中每一項(xiàng)的t個(gè)乘法器的一個(gè)輸出端輸出連接該糾錯(cuò)方程對(duì)應(yīng)的加法器。多路選擇器是數(shù)據(jù)選擇器的別稱(chēng)。在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路選出來(lái)的電路，叫做數(shù)據(jù)選擇器，也稱(chēng)多路選擇器或多路開(kāi)關(guān)。有2選I數(shù)據(jù)選擇器、4選I數(shù)據(jù)選擇器、8選I數(shù)據(jù)選擇器(型號(hào)為74151、74LS151、74251、74LS151)、16選I數(shù)據(jù)選擇器(可以用兩片74151級(jí)聯(lián)構(gòu)成)等之分。使用多路選擇器MUX主要在于初始狀態(tài)從外部輸入數(shù)據(jù)，而在糾錯(cuò)過(guò)程中，從內(nèi) 部輸入數(shù)據(jù)。通過(guò)對(duì)搜索方程進(jìn)行變換，得到新的上述邏輯電路，該邏輯電路與普通并行搜索電路在開(kāi)銷(xiāo)方面無(wú)明顯差異，但其關(guān)鍵路徑長(zhǎng)度不在隨并行級(jí)數(shù)增加而增加，變?yōu)楣潭ǖ囊患?jí)乘法器與一級(jí)加法器之和，電路的工作頻率得到有效提高，進(jìn)而實(shí)現(xiàn)并行搜索電路在高速系統(tǒng)中應(yīng)用。將搜索方程的系數(shù)存于寄存器D當(dāng)中，方程各項(xiàng)的根均為確定值，在電路設(shè)計(jì)時(shí)直接以常數(shù)形式作為乘法器的一個(gè)輸入端，這種表述方式有利于乘法器的進(jìn)一步優(yōu)化，減小開(kāi)銷(xiāo)，改善時(shí)序。初始狀態(tài)，將搜索方程，也就是糾錯(cuò)方程的初始根與錯(cuò)誤位置多項(xiàng)式的相應(yīng)系數(shù)的積寫(xiě)入寄存器D當(dāng)中。每次的搜索過(guò)程為寄存器D中的數(shù)據(jù)與對(duì)應(yīng)的直接輸入根通過(guò)乘法器做乘法運(yùn)算，然后對(duì)糾錯(cuò)方程的各項(xiàng)的乘積進(jìn)行加和，如果加和值為零，則表示該根對(duì)應(yīng)的位置有錯(cuò)誤，否則表示正確。同時(shí)，求得乘積又被寫(xiě)入寄存器D當(dāng)中，作為下次搜索的系數(shù)，這樣便實(shí)現(xiàn)了迭代操作。作為本次搜索的系數(shù)的乘積取自第p個(gè)糾錯(cuò)方程。本方法所需要的乘法器、加法器、寄存器數(shù)量與普通的并行搜索電路相同，但由于邏輯變化，關(guān)鍵路徑長(zhǎng)度有P (并行數(shù)量)個(gè)乘法器加上一級(jí)加法器變成了 I級(jí)乘法器加上一級(jí)加法器。初始狀態(tài)時(shí)，將獲得錯(cuò)誤位置多項(xiàng)式的系數(shù)與第P位的糾錯(cuò)方程的初始根的相應(yīng)乘積經(jīng)過(guò)多路選擇器MUX送入寄存器D當(dāng)中，即圖2中的端輸入；
電路中，每一行電路表示一個(gè)糾錯(cuò)方程，P表示并行糾錯(cuò)位數(shù)，t表示最大可糾錯(cuò)個(gè)數(shù)； 那么糾錯(cuò)過(guò)程為初始值存入D后，寄存器D的輸入端變?yōu)榉莍_端。I.在每一個(gè)時(shí)鐘周期當(dāng)中，寄存器D中的數(shù)據(jù)作為方程中的X值分別與并行的對(duì)應(yīng)位置的各個(gè)常數(shù)做乘法運(yùn)算，得到方程的一項(xiàng)，這樣每一行電路便表示一個(gè)糾錯(cuò)方程，P行并行便表示P個(gè)糾錯(cuò)方程，即P個(gè)位置并行校驗(yàn)。2.通過(guò)將每行電路的乘積加和值來(lái)判斷當(dāng)前位置是否由錯(cuò)誤。其中錯(cuò)誤位置多項(xiàng)式系數(shù)為由BM迭代獲得sigma值，然后在初始狀態(tài)時(shí)與初始根做相乘運(yùn)算得到的所需要的系數(shù)。關(guān)于BM迭代譯碼算法時(shí)域上的RS譯碼的關(guān)鍵在于求解錯(cuò)誤位置多項(xiàng)式，1966年伯利坎普(Berlekamp)提出了可以由伴隨式計(jì)算錯(cuò)誤位置多項(xiàng)式的迭代譯碼算法，這極大地加快了求解錯(cuò)誤位置多項(xiàng)式的速度，該方法簡(jiǎn)單且易于實(shí)現(xiàn)，從而從工程上解決了 RS譯碼的問(wèn)題；1969年梅西(Massey)指出了該算法與序列的最短線(xiàn)形移位寄存器綜合之間的關(guān)系，并進(jìn)行了簡(jiǎn)化，鑒于兩個(gè)人的貢獻(xiàn)，因此，此譯碼算法就被稱(chēng)為BM迭代譯碼算法。用于獲得初始根的原始方程形式
權(quán)利要求
1.一種并行捜索的檢錯(cuò)糾錯(cuò)方法，其特征在于，在大于等于2的P級(jí)并行求解電路中，針對(duì)待糾錯(cuò)的碼塊，通過(guò)BM迭代獲得項(xiàng)數(shù)為t的錯(cuò)誤位置多項(xiàng)式的系數(shù)，進(jìn)而將該系數(shù)與錯(cuò)誤位置多項(xiàng)式對(duì)應(yīng)的第P位的糾錯(cuò)方程的初始根相乘得到的積作為初始值寫(xiě)入對(duì)應(yīng)位置的寄存器中； 在每ー個(gè)時(shí)鐘周期內(nèi)，每ー位置的所述積與并行的P個(gè)糾錯(cuò)方程的同位置系數(shù)相乗，形成糾錯(cuò)方程的項(xiàng)； 然后計(jì)算每個(gè)糾錯(cuò)方程所有t項(xiàng)的和，根據(jù)和的結(jié)果判斷碼塊的P個(gè)位置中的有效的錯(cuò)誤位置； 同時(shí)，獲得的第P位的各項(xiàng)作為更新的積對(duì)應(yīng)存入各位置的所述寄存器，用作下次運(yùn)算的系數(shù)，直至遍歷要保護(hù)的碼塊。
2.根據(jù)權(quán)利要求I所述的并行捜索的檢錯(cuò)糾錯(cuò)方法，其特征在于，每個(gè)位置的所述寄存器連接于同位置的P個(gè)乘法器的各一個(gè)輸入端，相應(yīng)地，乘法器的另ー個(gè)輸入端用于輸入作為系數(shù)的位置相應(yīng)的糾錯(cuò)方程的根，該根作為常數(shù)直接輸入。
3.一種并行捜索的糾錯(cuò)電路，為大于等于2的P位并行的糾錯(cuò)電路，其特征在于，包括 t個(gè)系數(shù)寄存器，按照t個(gè)位置陣列； t個(gè)多路選擇器，輸出連接對(duì)應(yīng)位置的所述系數(shù)寄存器，該多路選擇器的一個(gè)輸入端用于輸入錯(cuò)誤位置多項(xiàng)式的系數(shù)與第P位的糾錯(cuò)方程的初始根的積； 乘法器，PXt陣列，每ー位置的所述寄存器輸出連接同位置的P個(gè)乘法器的各ー個(gè)輸入端，乘法器的另ー個(gè)輸入端用于輸入同位置糾錯(cuò)方程的系數(shù)；乘法器的ー個(gè)輸出端連接同位置的所述多路選擇器的另ー個(gè)輸入端； P個(gè)加法器，對(duì)應(yīng)于P個(gè)糾錯(cuò)方程，對(duì)應(yīng)某一糾錯(cuò)方程中每ー項(xiàng)的t個(gè)乘法器的ー個(gè)輸出端輸出連接該糾錯(cuò)方程對(duì)應(yīng)的加法器。
全文摘要
本發(fā)明公開(kāi)了一種不增加并行求解電路開(kāi)銷(xiāo)的情況下，就可以提高糾錯(cuò)速度的并行搜索的檢錯(cuò)糾錯(cuò)方法和電路。調(diào)整并聯(lián)電路中乘法器與加法器的拓?fù)潢P(guān)系，關(guān)鍵路徑變成了一級(jí)乘法器和一級(jí)加法器，在電路開(kāi)銷(xiāo)方面較之普通方法沒(méi)有增加的情況下，時(shí)序得到了明顯的優(yōu)化。在110nm工藝16位并行輸出的情況下，能夠?qū)崿F(xiàn)266MHz的工作頻率，進(jìn)而實(shí)現(xiàn)了高速并行的目的。再者，依據(jù)本發(fā)明的所述方法和電路不會(huì)產(chǎn)生乘法器多級(jí)級(jí)聯(lián)，拓?fù)浣Y(jié)構(gòu)更加簡(jiǎn)化。
文檔編號(hào)H03M13/05GK102684706SQ201210151560
公開(kāi)日2012年9月19日 申請(qǐng)日期2012年5月16日 優(yōu)先權(quán)日2012年5月16日
發(fā)明者劉大銪, 張洪柳, 王運(yùn)哲, 陸崇心, 高美洲 申請(qǐng)人:山東華芯半導(dǎo)體有限公司