專利名稱：具有電感器的輸入/輸出電路的制作方法
技術領域：
本公開總體上涉及半導體器件領域，更具體地，涉及具有電感器的輸入/輸出(I/O)電路。
背景技術：
隨著半導體技術的發展，集成電路通常包含以高電壓電平操作的器件以及以低電壓電平操作的其他器件。低壓器件不能忍受高壓信號。當以高壓信號操作低壓器件時，會頻繁發生器件故障。為了保護低壓器件免受高壓信號影響，集成電路通常包括輸入/輸出(I/O)電路作為低壓器件和高壓器件之間的接口。I/o電路允許低壓器件與高壓器件進行通信，同時保護低壓器件免受高壓信號的損傷。
發明內容
為解決上述問題，本發明提供了一種輸入/輸出(I/O)電路，包括:靜電放電(ESD)保護電路，與I/O電路的輸出節點電連接；至少一個電感器和至少一個負載，以串聯方式電連接在I/O電路的輸出節點和電源線之間；以及子電路，與至少一個電感器和至少一個負載之間的節點電連接，其中，該子電路用于增加信號變換期間流過至少一個電感器的電流。其中，子電路包括具有至少一個輸出節點的至少一個預驅動級，并且至少一個預驅動級的至少一個輸出節點與驅動級的至少一個輸入節點電連接。其中，至少一個預驅動級包括:第一預驅動級，與至少一個負載和至少一個電感器之間的節點電連接，并與驅動級電連接；以及第二預驅動級，與至少一個負載和至少一個電感器之間的節點電連接，并與第一預驅動級電連接。其中，在信號變換期間，第一電流流過驅動級，第二電流流過第一預驅動級，第三電流流過第二預驅動級，第一電流、第二電流和第三電流基本上彼此相等。其中，子電路包括具有至少一個輸出節點的至少一個電平位移器，至少一個電平位移器的至少一個輸出節點與驅動級的至少一個輸入節點電連接。其中，至少一個電平位移器包括:第一電平位移器，與至少一個電感器和至少一個負載之間的節點電連接，并且與驅動級電連接；以及第二電平位移器，與至少一個電感器和至少一個負載之間的節點電連接，并且與第一電平位移器電連接。其中，在信號變換期間，第一電流流過驅動級，第二電流流過第一電平位移器，第二電流流過第二電平位移器，第一電流、第二電流和第二電流基本上彼此相等。其中，在穩態期間，流過第一電平位移器和第二電平位移器的電流基本上為零。其中，ESD保護電路具有大約400毫微微法(fF)或更高的寄生電容，至少一個電感器具有大約0.1毫微亨(nH)或更低的電感。此外，還提供了一種輸入/輸出(I/O)電路，包括:驅動級，包括:第一靜電放電(ESD)保護電路，與驅動級的第一輸出節點電連接；第二 ESD保護電路，與驅動級的第二輸出節點電連接；第一電感器和第一電阻器，以串聯方式電連接在驅動級的第一輸出節點與電源線之間；以及第二電感器和第二電阻器，以串聯方式電連接在驅動級的第二輸出節點與電源線之間；以及第一電路，與第一電感器和第一電阻器之間的第一節點以及第二電感器和第二電阻器之間的第二節點電連接，第一電路的第一輸出節點和第一電路的第二輸出節點分別與驅動級的第一輸入節點和第二輸入節點電連接；以及第二電路，與第一電感器和第一電阻器之間的第一節點以及第二電感器和第二電阻器之間的第二節點電連接，第二電路的第一輸出節點和第二電路的第二輸出節點分別與第一電路的第一輸入節點和第一電路的第二輸入節點電連接。其中，第一電路和第二電路包括預驅動級或電平位移器。其中，第一電路和第二電路分別用于增加信號變換期間流過第一電感器或第二電感器的電流。其中，在信號變換期間，第一電流流過驅動級，第二電流流過第一電路，第三電流流過第二電路，第一電流、第二電流和第三電流基本上彼此相等。其中，在穩態期間，流過第一電路和第二電路的電流基本上為零。其中，第一 ESD保護電路和第二 ESD保護電路分別具有大約400毫微微法(fF)或更高的寄生電容，第一電感器和第二電感器分別具有大約0.1毫微亨(nH)或更低的電感。此外，還提供了一種輸入/輸出(I/O)電路，包括:驅動級，包括:第一靜電放電(ESD)保護電路，與驅動級的第一輸出節點電連接；第二 ESD保護電路，與驅動級的第二輸出節點電連接；第一電感器和第一電阻器，以串聯方式電連接在驅動級的第一輸出節點與電源線之間；以及第二電感器和第二電阻器，以串聯方式電連接在驅動級的第二輸出節點與電源線之間；以及第一電平位移器，與第一電感器和第一電阻器之間的第一節點以及第二電感器和第二電阻器之間的第二節點電連接，第一電平位移器的第一輸出節點和第一電平位移器的第二輸出節點分別與驅動級的第一輸入節點和第二輸入節點電連接，其中，在信號變換期間，第一電平位移器用于增加流過第一電感器或第二電感器的電流；以及第二電平位移器，與第一電感器和第一電阻器之間的第一節點以及第二電感器和第二電阻器之間的第二節點電連接，第二電平位移器的第一輸出節點和第二電平位移器的第二輸出節點分別與第一電平位移器的第一輸入節點和第一電平位移器的第二輸入節點電連接，其中，在信號變換期間，第二電平位移器用于增加流過第一電感器或第二電感器的電流。其中，在信號變換期間，第一電流流過驅動級，第二電流流過第一電平位移器，第二電流流過第二電平位移器，第一電流、第二電流和第二電流基本上彼此相等。其中，第一 ESD保護電路和第二 ESD保護電路分別具有大約400毫微微法(fF)或更高的寄生電容，第一電感器和第二電感器分別具有大約0.1毫微亨(nH)或更低的電感。
其中，在穩態期間，流過第一電平位移器和第二電平位移器的電流基本上為零。
當閱讀附圖時，根據以下詳細描述更好地理解本公開的一個或多個方面。應該強調的是，根據工業的標準實踐，各種部件沒有按比例繪制。實際上，為了討論的清楚，可以任意增加或減小各種部件的尺寸。圖1是根據一些實施例的輸入/輸出(I/O)電路的示意圖。
圖2是示出根據一些實施例的包括至少一個預驅動級的示例性I/O電路的示意圖。圖3是示出根據一些實施例的包括至少一個電平位移器的示例性I/O電路的示意圖。
具體實施例方式輸入/輸出(I/O)設計具有大約8千兆赫(GHz)或更少的帶寬。該I/O設計的帶寬被添加至I/O的輸出節點的靜電放電(ESD)保護電路的寄生電容所折中。在一些情況下，可以減小ESD保護電路的寄生電容。然而，在設計一些高帶寬I/O中不能減小寄生電容。在設計適合大約IOGHz或更多的帶寬的I/O的過程中，感應峰化技術使用一對電感器，每一對都電連接在負載電阻器和電源電壓VDD之間。在一些情況下，對于40nm技術節點或更好的設計，電感器的電感可以在0.3毫微亨(nH)左右。隨著集成電路的技術節點的縮小，可用于I/O設計的面積變得更小。在一些實施例中，用于感應峰化的0.3nH電感器的設計會太大而不能適應于單個I/O間距。大電感器和小I/O間距使得對小技術節點產生I/O設計的挑戰。應該理解，以下公開提供了用于實施各種實施例的不同特征的許多不同的實施例或實例。以下描述部件和配置的具體實例以簡化本公開。當然，這些僅僅是實例而不用于限制。例如，以下第一部件形成在第二部件上方的描述可以包括第一和第二部件被形成為直接接觸的實施例，并且還可以包括可以形成附加部件夾置在第一和第二部件之間使得第一和第二部件沒有直接接觸的實施例。此外，本公開可以在各個實例中重復參考標號和/或字母。這種重復是為了簡化和清楚的目的，它們本身并不用于表示所討論的各個實施例和/或結構之間的關系。圖1是輸入/輸出(I/O)電路的示意圖。在圖1中，I/O電路100包括與電路130電連接的驅動級110。驅動級110包括至少一個輸入節點(例如，輸入節點NjPN2)以及至少一個輸出節點(例如，輸出節點N3和N4)。輸入節點N1和N2分別與驅動級110的晶體管M1和M2的柵極電連接。晶體管M1和M2的漏極分別與對應的輸出節點N3和N4電連接。在圖1中，驅動級110的輸出節點N3和N4為I/O電路100的輸出節點。在一些實施例中，驅動級110包括至少一個靜電放電(ESD)保護電路，例如ESD保護電路120a和120b，它們與I/O電路100的對應輸出節點N3和N4電連接。ESD保護電路120a和120b被配置為保護I/O電路100免受對輸出節點N3和N4發生的瞬間靜電放電事件的損害。在一些實施例中，ESD保護電路120a和120b都具有大約400毫微微法(fF，femtofarads)或更多的寄生電容。參照圖1，I/O電路100包括至少一個電感器，例如電感器L1和L2，它們以串聯方式與對應的負載(例如，電阻器R1和R2)電連接。電感器L1和電阻器R1電連接在輸出節點N3和被配置為提供電源電壓VDD的電源線之間。電感器L2和電阻器R3電連接在輸出節點N4和被配置為提供電源電壓VDD的電源線之間。在一些實施例中，電源電壓VDD大約為1.8V，每個電感器的電感大約為0.1毫微亨(nH)或更少，并且每個電阻器的電阻大約為50歐姆(Ω )。由于每個電感器的電感較低，所以電感器設計使用的面積較小，使得可以以單個I/O間距設計電感器120a和120b。在一些實施例中，I/O間距大約為30 μ m或更少。
注意，上面參照圖1描述的電感、寄生電容、電源電壓和/或電阻僅僅是示例性的。本申請的范圍不限于此。在一些實施例中，可以響應于技術節點、I/O電路的帶寬設計的變化和/或其他設計變化修改電感、寄生電容、電源電壓和/或電阻。再次參照圖1，電路130用于增加信號變換期間流過電感器L1或L2的電流IT。例如，具有相對電壓狀態的一對信號被應用于輸入節點N1和N2。信號導通和截止對應的晶體管M1和M2,使得電流流過電感器L2。在信號變換期間，應用于輸入節點N1的信號導通晶體管M1，并且應用于輸入節點N2的另一信號截止晶體管M2。隨著流過電感器L1的電流It增加和/或被電路130感應，電流It的一部分流過電阻器R1,電流It的剩余部分流過電路130。即使電感器L1的電感較小(例如，大約0.1nH以下)，電感器L1兩端的壓差也由于電流It的增加而增加。節點N3上電壓電平的上拉變快。通過增加電流It，不僅可以增加I/O電路100的帶寬，而且可以在單個I/O間距中設計小電感器U。圖2是示出包括至少一個預驅動級的示例性I/O電路的示意圖。至少一個預驅動級用于生成應用于驅動級110的輸入節點N1和N2的預驅動信號。至少一個預驅動級還用于增加和/或感應流過電感器L1和L2的電流IT。在一些實施例中，電路130包括至少一個預驅動級，例如，預驅動級230a和230b。預驅動級230a和230b分別包括對應的輸入節點N7-N8和N13-N14以及對應的輸出節點N9-Niq和N15-N1615預驅動級230a和230b分別還包括對應的晶體管對M3-M4和M5_M6。晶體管M3-M6的柵極分別與對應的輸入節點N7、N8, N13和N14電連接。輸出節點N9、N10, N15和N16與對應的輸入節點N2、％、N8和N7電連接。再次參照圖2，預驅動級230a和230b包括對應的電阻器對R3-R4和R5_R6。在一些實施例中，預驅動級230a和230b與電感器L1和電阻器R1之間的節點N5和電感器L2和電阻器R2之間的節點N6電連接。例如，預驅動級230a和230b的節點N11和N17分別與節點N5電連接。預驅動級230a和230b的節點N12和N18分別與節點N6電連接。注意，在信號變換期間，流過驅動級110的電感器L1的電流It增加。如果節點Nn和N17以及N12和N18沒有與對應的節點N5和N6電連接，則電流It將基本上等于流過電阻器R1的電流I10在圖2中，由于節點N11和N17以及N12和N18與對應的節點N5和N6電連接，所以電流It基本上等于分別流過驅動級110以及預驅動級230a和230b的電阻器RpR3和R5的電流Ip I2和I3的總和。在一些實施例中，電流Ip I2和I3基本上彼此相等。在一些實施例中，這里的術語“相等”是指電流Ip I2和I3具有相同頻率、相位和/或幅度。注意，上面參照圖2描述的預驅動級230a和230b的數量僅僅是示例性的。本申請的范圍不限于此。在一些實施例中，應用單個預驅動級或者多于兩個的預驅動級以增加和/或感應電流IT。可以響應于電感器的設計、流過對應驅動級的電流的相位和/或電流的頻率的差和/或I/O電路的其他設計來改變預驅動級的數量。圖3是示出包括至少一個電平位移器的示例性I/O電路的示意圖。至少一個電平位移器用于移動應用于驅動級110的輸入節點N1和N2的信號的電壓級。至少一個電平位移器還用于增加和/或感應流過電感器L1和L2的電流IT。在一些實施例中，電路130包括至少一個電平位移器,例如電平位移器330a和330b。電平位移器330a和330b分別包括對應的輸入節點N19-N2tl和N25-N26以及對應的輸出節點N2「N22和N27-N28O電平位移器330a和330b分別還包括對應的晶體管M7-Mltl和Mn_M14。在一些實施例中，晶體管M7-M8和M11-M12為N型晶體管，以及晶體管M9-Mltl和M13-M14為P型晶體管。晶體管M7-M8的柵極分別與對應的輸入節點N19和N2tl電連接。輸出節點N21-N22和N27-N28與對應的輸入節點N2、N1^N20和N19電連接。再次參照圖3,輸出 節點N21和N22分別設置在晶體管M7和M9之間和晶體管M8和M10之間。輸出節點N27和N28分別設置在晶體管M11和M13之間和晶體管M12和M14之間。在一些實施例中，電平位移器330a和330b與電感器L1和電阻器R1之間的節點N5和電感器L2和電阻器R2之間的節點N6電連接。例如，節點N23和N29與節點N5電連接，并且節點N24和N3tl與節點N6電連接。注意，在信號變換期間，流過電感器L1的電流It增加。如果節點N23和N29以及N24和N3tl沒有與對應的節點N5和N6電連接，則電流It將等于流過電阻器R1的電流I115在圖3中，由于節點N23和N29以及N24和N3tl與對應的節點N5和N6電連接，所以電流It基本上等于分別流過驅動級110以及電平位移器330a和330b的電阻器R1以及晶體管Mi^PM13的電流I1^ I4和I5的總和。在一些實施例中，電流I” I4和I5基本上相互相等。在一些實施例中，這里的術語“相等”是指電流1:、I4和I5具有相同頻率、相位和/或幅度。在信號穩態期間，流過電平位移器330a和330b的電流基本上等于零。流過電感器L1的電流It基本上等于流過電阻器R1的電流1:。由于在信號穩態期間基本沒有電流流過電平位移器330a和330b，所以由I/O電路100消耗的功率很小。注意，上面參照圖3描述的電平位移器330a和330b的數量僅僅是示例性的。本申請的范圍不限于此。在一些實施例中，應用單個電平位移器或者多于兩個的電平位移器以增加和/或感應電流IT。可以響應于電感器的設計、流過對應電平位移器的電流的相位和/或電流的頻率的差和/或I/O電路的其他設計來改變電平位移器的數量。在一些實施例中，電平位移器330a或330b用預驅動級230a或230b替換。在其他實施例中，附加驅動級以并聯方式與電平位移器330a和330b電連接，以增加和/或感應電流It。在本申請的示例性實施例中，輸入/輸出(I/O)電路包括與I/O電路的輸出節點電連接的靜電放電(ESD)保護電路。至少一個電感器和至少一個負載以串聯方式電連接在I/O電路的輸出節點和電源線之間。電路與至少一個電感器和至少一個負載之間的節點電連接。該電路用于增加信號變換期間流過至少一個電感器的電流。在本申請的另一個示例性實施例中，輸入/輸出(I/O)電路包括驅動級，其包括與驅動級的第一輸出節點電連接的第一靜電放電(ESD)保護電路。第二 ESD保護電路與驅動級的第二輸出節點電連接。第一電感器和第一電阻器以串聯方式電連接在驅動級的第一輸出節點與電源線之間。第二電感器和第二電阻器以串聯方式電連接在驅動級的第二輸出節點與所述電源線之間。該I/O電路還包括第一電路，與第一電感器和第一電阻器之間的第一節點以及第二電感器和第二電阻器之間的第二節點電連接。第一電路具有分別與驅動級的第一輸入節點和第二輸入節點電連接的第三輸出節點和第四輸出節點。第二電路與第一電感器和第一電阻器之間的第一節點以及第二電感器和第二電阻器之間的第二節點電連接。第二電路具有分別與第一電路的第三輸入節點和第四輸入節點電連接的第五輸出節點和第六輸出節點。
前面概述了多個實施例的特征，使得本領域的技術人員可以更好地理解本公開的各個方面。本領域的技術人員應該意識到，他們可以容易地將本公開用作用于設計或修改用于執行與本文引入實施例相同的目的和/或實現相同優點的其他工藝和結構的基礎。本領域的技術人員還應該意識到，這種等效構造不背離本公開的精神和范圍，并且他們可以進行各種改變、替換和修改而不背離本公開的精神和范圍。
權利要求
1.一種輸入/輸出(I/o)電路,包括: 靜電放電(ESD)保護電路，與所述I/O電路的輸出節點電連接； 至少一個電感器和至少一個負載，以串聯方式電連接在所述I/O電路的所述輸出節點和電源線之間；以及 子電路，與所述至少一個電感器和所述至少一個負載之間的節點電連接，其中，該子電路用于增加信號變換期間流過所述至少一個電感器的電流。
2.根據權利要求1所述的I/O電路，其中，所述子電路包括具有至少一個輸出節點的至少一個預驅動級，并且所述至少一個預驅動級的所述至少一個輸出節點與驅動級的至少一個輸入節點電連接。
3.根據權利要求2所述的I/O電路，其中，所述至少一個預驅動級包括: 第一預驅動級，與所述至少一個負載和所述至少一個電感器之間的節點電連接，并與所述驅動級電連接；以及 第二預驅動級，與所述至少一個負載和所述至少一個電感器之間的節點電連接，并與所述第一預驅動級電連接。
4.根據權利要求3所述的I/O電路，其中，在信號變換期間，第一電流流過所述驅動級，第二電流流過所述第一預驅動級，第三電流流過所述第二預驅動級，所述第一電流、所述第~■電流和所述第二電流基本上彼此相等。
5.根據權利要求1所述的I/O電路，其中，所述子電路包括具有至少一個輸出節點的至少一個電平位移器，所述至少一個電平位移器的所述至少一個輸出節點與驅動級的至少一個輸入節點電連接。`
6.根據權利要求5所述的I/O電路，其中，所述至少一個電平位移器包括: 第一電平位移器，與所述至少一個電感器和所述至少一個負載之間的節點電連接，并且與所述驅動級電連接；以及 第二電平位移器，與所述至少一個電感器和所述至少一個負載之間的節點電連接，并且與所述第一電平位移器電連接。
7.根據權利要求6所述的I/O電路，其中，在信號變換期間，第一電流流過所述驅動級，第二電流流過所述第一電平位移器，第三電流流過所述第二電平位移器，所述第一電流、所述第二電流和所述第三電流基本上彼此相等。
8.根據權利要求6所述的I/O電路，其中，在穩態期間，流過所述第一電平位移器和所述第二電平位移器的電流基本上為零。
9.一種輸入/輸出(I/O)電路,包括: 驅動級，包括: 第一靜電放電(ESD)保護電路，與所述驅動級的第一輸出節點電連接； 第二 ESD保護電路，與所述驅動級的第二輸出節點電連接； 第一電感器和第一電阻器，以串聯方式電連接在所述驅動級的所述第一輸出節點與電源線之間；以及 第二電感器和第二電阻器，以串聯方式電連接在所述驅動級的所述第二輸出節點與所述電源線之間；以及 第一電路，與所述第一電感器和所述第一電阻器之間的第一節點以及所述第二電感器和所述第二電阻器之間的第二節點電連接，所述第一電路的第一輸出節點和所述第一電路的第二輸出節點分別與所述驅動級的第一輸入節點和第二輸入節點電連接；以及 第二電路，與所述第一電感器和所述第一電阻器之間的第一節點以及所述第二電感器和所述第二電阻器之間的第二節點電連接，所述第二電路的第一輸出節點和所述第二電路的第二輸出節點分別與所述第一電路的第一輸入節點和所述第一電路的第二輸入節點電連接。
10.一種輸入/輸出(I/O)電路,包括: 驅動級，包括: 第一靜電放電(ESD)保護電路，與所述驅動級的第一輸出節點電連接； 第二 ESD保護電路，與所述驅動級的第二輸出節點電連接； 第一電感器和第一電阻器，以串聯方式電連接在所述驅動級的所述第一輸出節點與電源線之間；以及 第二電感器和第二電阻器，以串聯方式電連接在所述驅動級的所述第二輸出節點與所述電源線之間；以及 第一電平位移器，與所述第一電感器和所述第一電阻器之間的第一節點以及所述第二電感器和所述第二電阻器之間的第二節點電連接，所述第一電平位移器的第一輸出節點和所述第一電平位移器的第二輸出節點分別與所述驅動級的第一輸入節點和第二輸入節點電連接，其中，在信號變換期間，所述第一電平位移器用于增加流過所述第一電感器或所述第二電感器的電流；以及 第二電平位移器，與所述第一電感器和所述第一電阻器之間的第一節點以及所述第二電感器和所述第二電阻器之間的第二節點電連接，所述第二電平位移器的第一輸出節點和所述第二電平位移器的第二輸出節點分別與所述第一電平位移器的第一輸入節點和所述第一電平位移器的第二輸入節點電連接，其中，在信號變換期間，所述第二電平位移器用于增加流過所述第一電感器或所述第二電感器的電流。
全文摘要
本發明涉及具有電感器的輸入/輸出(I/O)電路包括與I/O電路的輸出節點電連接的靜電放電(ESD)保護電路。至少一個電感器和至少一個負載以串聯方式且在I/O電路的輸出節點和電源線之間進行電連接。電路與至少一個電感器和至少一個負載之間的節點電連接。電路用于增加信號變換期間流過至少一個電感器的電流。
文檔編號H03K19/0175GK103107802SQ20121014672
公開日2013年5月15日 申請日期2012年5月11日 優先權日2011年11月10日
發明者鐘道文, 陳建宏, 黃明杰, 林志昌, 隋彧文 申請人:臺灣積體電路制造股份有限公司