專利名稱：具有減小的閾值電流的緩沖器系統的制作方法
技術領域：
本公開涉及緩沖器系統，且更具體而言，涉及具有減小的閾值電流的緩沖器系統。
背景技術：
緩沖器電路被廣泛地用在很多數字系統中，且一般提供輸入信號和其他電路系統(例如與集成電路(IC)相關的其他電路系統)之間的阻抗匹配和邊緣設置功能。在數字混合信號系統中，輸入緩沖器可以包括響應于輸入信號而開關的一個或更多開關級。盡管切換緩沖器中的狀態實際所需的閾值電流可以相對低，當發生IC和其他電路系統之間的通信時，輸入緩沖器中的阻抗可能導致大的持續的電流消耗(current draw)。例如,如果輸入緩沖器由比輸入信號的電壓大的電壓供電，則緩沖器電路可以在狀態之間切換時消耗大閾值電流，且在輸入聲明為高時具有連續的電流消耗。緩沖器中大閾值電流的存在可能不必要地增加IC的總功率消耗，這進而可能限制了電池壽命且形成熱管理問題。用于降低閾值 電流的常規方法包括使用大電阻器和/或大面積晶體管來電流限制緩沖器或其一部分。然而，這些方法需要IC管芯面積的增加實現且可能不利地(且不可預知地)影響IC的緩沖器和/或電路系統的帶寬。
發明內容
本發明一方面涉及一種輸入緩沖器系統，包含
第一反相器級電路系統，配置成反轉在狀態之間切換的輸入數字信號；以及第一電流源電路系統，包含耦合在電壓軌和第一反相器級電路系統之間的第一電流源，該第一電流源配置成產生第一參考電流以向第一反相器級電路系統供應功率，該第一電流源電路系統還配置成基于第一參考電流限制第一反相器級電路系統的閾值電流。本發明另一方面涉及一種用于減小緩沖器系統中的閾值電流的方法，包含 使用第一電流源限制緩沖器系統的第一級的閾值電流；
使用第二電流源延遲緩沖器系統的第二級的開關轉變。本發明再一方面涉及一種系統，包含
第一反相器級電路系統，配置成反轉在狀態之間切換的輸入數字信號；
第一電流源電路系統，包含耦合在電壓軌和第一反相器級電路系統之間的第一電流源，該第一電流源配置成產生第一參考電流以向第一反相器級電路系統供應功率，該第一電流源電路系統還配置成基于第一參考電流限制第一反相器級電路系統的閾值電流；
第二反相器級電路系統，與第一反相器級電路系統串聯耦合在一起，該第二反相器級電路系統配置成反轉第一反相器級電路系統的輸出；
第二電流源電路系統，配置成產生第二參考電流以向第二反相器級電路系統供應功率，該第二參考電流還配置成限制第二反相器級電路系統的閾值電流且在由第二反相器級電路系統切換的輸入數字信號上引入延遲；以及
遲滯電路系統，耦合到第一反相器級電路系統，配置成控制由第一反相器級電路系統進行的、輸入數字信號的開關轉變閾值，使得低向高的開關轉變閾值大于高向低的開關轉變閾值。
從符合所要求保護的主題的實施例的下面的詳細描述將顯見所要求保護的主題的特征和優點，應當參考附圖考慮其描述，其中
圖I說明符合本公開的各個實施例的輸入緩沖器系統；
圖2說明符合本公開的一個實施例的、與輸入緩沖器系統相關的閾值電流的信號圖；圖3說明符合本公開的一個實施例的輸入緩沖器系統的輸入和輸入信號之間的延遲時間的信號 圖4說明符合本公開的各個實施例的另一輸入緩沖器系統；以及 圖5說明根據本公開的一個實施例的操作的流程圖。·盡管參考說明性實施例繼續下面的詳細描述，本領域技術人員將顯見其很多備選、修改和變型。
具體實施例方式一般而言，本公開提供緩沖器系統(和方法)以在減小操作期間緩沖器消耗的閾值電流(Icct)的同時緩沖數字輸入信號。閾值電流一般定義為在從低向高或從高向低的轉變閾值期間開關器件或開關器件的集合所消耗的電流。低功率電流源電路系統可以用于對緩沖器的所選級供電，使得緩沖器的最大閾值電流(Icct)至多是電流源的值，因而提供優于使用較高功率電壓軌的閾值電流的顯著減小。另外，可以使用遲滯電路系統，使得緩沖器中的狀態之間的轉換較不受噪聲影響。有利地，本公開的緩沖器系統提供減小的Icct而無需大電阻器和/或大晶體管，因而增加了操作帶寬且減小了總管芯面積。圖I說明符合本公開的各個實施例的緩沖器系統100。圖I的緩沖器系統100包括一般表示為102、104、106和108的多級以緩沖輸入信號(IN)且產生緩沖的輸出信號(OUT)。圖I的緩沖器系統100包括配置成向第一級102供應功率的第一電流限制電路系統110，且還包括配置成向第二級104供應功率的第二電流限制電路系統112。圖I中示意的緩沖器系統100可以被包括在諸如半導體集成電路芯片、片上系統(SoC)之類的通用或定制集成電路(IC)中或形成其一部分。第一級102可以包括配置成接收輸入信號(IN)且在一些實施例中接收使能信號(en)的NAND門電路系統114。輸入信號(IN)可以是諸如數字脈沖列或數字串行數據流的數字信號。在一個實施例中，使能信號(en)可以固定在高值(邏輯或數字“ I ”)，使得NAND門114操作為IN的反相器。在其他實施例中，使能信號(en)例如可以從電源軌(Rail)(+)坡升時保持為低的復位信號上的功率得出或基于復位信號上的功率，且一旦軌(+)跨越所選閾值，使能信號(en)可以在高值固定為高。一旦使能信號(en)為高，NAND門電路系統114可以操作為輸入信號IN的反相器。在其他實施例中，類似于級104、106和/或108，第一級102可以包括配置成接收輸入信號IN的反相器電路系統。緩沖器系統100的第二級104、第三級106和第四級108可以包括相應的反相器電路系統116、118和120。每一級102、104、106和108可以串聯耦合以提供高和低(邏輯或數字“0”)之間的數字狀態的連續切換。因而當IN擺動為高時，第一級102的輸出為低，第二極104的輸出為高，且第三級106的輸出為低，且第四級108的輸出為高(且當然，當IN擺動為低時發生相反的操作)。反相器電路系統116可以包含一個或更多晶體管器件(例如，MOS和/或BJT器件)，該一個或更多晶體管器件可以具有連接到地(或參考)電勢的以虛線示為Cl的相關的固有輸入電容。類似地，反相器電路系統118和120可以具有分別以虛線示為C2和C3的相關的固有輸入電容。電源軌軌⑴和軌㈠可以用于向所選級提供功率和/或用作用于緩沖器系統100的所選級的參考電勢(如下面將要描述)。在一些實施例中，電源軌(+)/(_)可以從與IC相關的內部參考電壓(例如，Vcc、Vdd等)得出。第一電流限制電路系統110可以包括電流源電路系統122和使能/失效開關電路系統124。第一電流限制電路系統110可以耦合在軌電壓軌⑴和第一級102之間。電流源電路系統122配置成產生足以向NAND門114提供功率的參考電流(Irefl)。Irefl的值例如可以基于例如IC中能夠產生的最低穩定電流源，其典型地遠小于作為軌(+)上一般可 用的電流(Icc)(例如，Irefl〈〈可用Icc，它們可以具有數量級的差異)。針對IrefI使用最低穩定電流源可以確保最小功耗。然而，當Irefl減小時,在閾值電壓和傳播延遲方面存在不可預知的影響。一般地，電流源Irefl越小，從IN到Outl的傳播延遲越大(這可能限制帶寬)。因而，Irefl的值還可能基于穩定性和/或帶寬考慮。一般地，電流源電路系統122操作為限制NAND門電路系統114可以消耗的閾值電流(Icct)。因而，不是從電壓源軌(+)/㈠消耗相對大的閾值電流，電流源電路系統100將NAND門114能夠消耗的電流量限制成最大值為Irefl。使能/失效開關電路系統124可以包括任意類型的開關器件(例如，MOS晶體管、BJT等)。開關電路系統124可以提供對到NAND門114的功率供應的控制。當開關124被控制為斷開時，電流源電路系統122向NAND門電路系統114提供功率，且當控制為閉合時，電流源電路系統122被旁路且軌電壓軌(+)可以向NAND門電路系統114供應功率。一般而言，電流源122供應的電流量遠小于從軌(軌⑴)可用的電流量。因而，在一些實現方式中，對到NAND門電路系統114的功率供應的選擇提供控制可能是有利的。例如，當Irefl供應功率且因而限制NAND門114能夠消耗的Icct時，這可能使得NAND門114的整體開關速度的稍微降低。如果需要開關速度的增力口，以Icct的增加為代價，可以旁路電流源電路系統122。緩沖器系統100的特征的一個優點在圖2中示意。繼續參考圖1，圖2說明若Icc對比時間(t)時的信號圖200，且一般示意在從低向高或從高向低的開關轉變期間緩沖器系統100的閾值電流消耗。在操作中，當電流源122向第一級102供應功率時，閾值電流由信號202示意。在開關轉變的開始，閾值電流可以對電容器C2和C3充電，且這示意為信號202開始時的相對毛刺。能夠從第一級102消耗的最大電流量為Irefl。毛刺可以包括級104、106和108的轉換開始時的附加Iref2。此后，Icct的值下降到基于Irefl的值。對照地，如果電流源122 (例如經由開關124)被旁路，使得第一級102通過軌電壓軌(+)供電，如信號204所示意(以虛線示出)，遠遠更大的Icct電流被第一級102消耗。信號圖200未按比例繪制，且提供信號圖200是為了示意Icct之間的相對差異。因而，使用緩沖器系統100可以實現Icct的顯著減小。當電流源電路系統122向NAND門114提供功率時，NAND門114的輸出Outl被反相為輸入信號IN (假設使能信號(en)固定在高)。Outl進而用作反相器116的輸入，且用于驅動反相器116的阻抗Cl。當輸入信號(IN)從低向高轉變時，Outl從高向低轉變，且Cl對地放電。當輸入信號(IN)從高向低轉變時，Outl從低向高轉變，且Cl充電。然而，因為電流源電路系統122限制了 NAND門114的電流消耗(與耦合到軌電壓軌(+)相反)，Cl的充電時間可以大于Cl的放電時間，且因而與從高到低相比，當通過NAND門114從低向高轉變時可能出現較大的延遲。因此，本實施例的緩沖器系統100還可以包括配置成向第二級104供應功率并限制其閾值電流的第二電流限制電路系統112。類似于第一電流限制電路系統110，第二電流限制電路系統112可以包括配置成產生第二參考電流Iref2的電流源126，且還可以包括開關電路系統128。第二電流限制電路系統112可以耦合在軌電壓軌⑴和第二級104之間。電路系統112的操作類似于上述110的操作。也如上所述，Cl的充電可能導致輸入信號從高向低轉變(Outl從低切換為高)時的延遲，該延遲可能大于當輸入信號從低向高轉變時的延遲(Outl從高向低切換)。為了防止轉變狀態之間的延遲的不均衡，第二電流源126可以在輸入信號從低向高轉變(0ut2從低向高切換)時引入延遲。這一概念在圖3中說明。簡單地參考圖3，且繼續參考圖1，圖3說明輸入信號IN 302和輸出信號OUT 304的信號圖300。可以通過在IN從高向低轉變(Out從低向高轉變且對Cl充電)時限制第一級102的 閾值電流導致延遲dtl。可以通過當IN從低向高轉變(0ut2從低向高轉變且對C2充電)時限制第二級104的閾值電流導致類似的延遲dt2。在一個實施例中，Irefl的值基本等于Iref2的值。然而，在其他實施例中，例如由于第一 102和第二級104之間的組件差異，Iref2的值可以不同于Irefl，且Irefl和/或Iref2可以選擇為使得第二級104的延遲基本等于第一級102的延遲。在任意實施例中，術語“基本等于”意味著處于所選范圍內(例如10%內)，和/或在拓撲中利用的器件的組件容差內。在另一實施例中，不是在軌電壓軌(+)和第二級104之間耦合第二電流限制電路系統112,電路系統112可以稱合在軌電壓軌(_)和第一級102之間。在這種實施例中，電路系統112可以在Outl從高向低轉變(即當Cl放電)時提供受限電流源，這進而形成與Cl充電時的延遲類似的延遲。然而，在軌(+)和軌(_)直接供電的標準反相器中，閾值電壓并不完美地設置在軌(+)/2 (它而是處于軌(+)和軌(_)之間的某處)。因此，與從高向低相t匕，當從低向高轉換時，引入傳播延遲中的差異。使用電流源122可以倍增當IN從高向低轉換時傳播延遲的量。類似地，從102向軌㈠增加電流源126可以操作為在IN從低向高轉換時倍增傳播延遲。然而，因為傳播延遲(不使用電流源)可能不相等，所得的傳播延遲(假設從軌(+)到102和從102到軌(-)具有基本相等的電流源)可能不等。為了計及該差異，電流源122和126可以給出差異值以形成基本相等的傳播延遲。然而，在一些實現方式中，通過調節Irefl和/或Iref2來匹配傳播延遲可能是困難的且有時是不可靠的。使用具有從軌⑴(諸如圖I中的102和104)連接的電流源的兩個反相器在Outl從低向高轉換且當0ut2從低向高轉換時倍增傳播延遲，這可以提供更均勻地延遲時間。在另一實施例中，電路110和112可以分別耦合在102和軌(_)以及104和軌(_)之間。這種實施例可以獲得與如圖I所示意耦合且如上所述的電路系統110和112相同(或大致相同)的延遲時間。當然，在此處描述的任意實施例中，如果可以通過第一電流源電路系統110導致的延遲(dtl)可以忽略或處于可操作參數內，則第二電流源電路系統112可以省略和/或被旁路(經由開關電路系統128)，且第二級104可以從電壓軌軌(+)/㈠直接供電。第三級106和第四級108可以分別包括反相器電路系統118和120。級106和108其中每一個可以通過軌電壓軌(+)/(-)供電。可以包括第三級106和/或第四級108以向輸出信號提供“更干凈的”邊緣(即，減小通過第一級102和/或第二級104可能引入到輸入信號的歪斜失真)。另外，如果例如緩沖器系統100的輸出用于驅動很多晶體管門，則第三級106和/或第四級108可以包括能夠為輸出信號提供較大驅動的“較大”晶體管元件，這將形成大電容負荷。當然，在其他實施例中，第三級106和/或第四級108可以省略。圖4說明符合本公開的各個實施例的另一輸入緩沖器系統400。圖4的上述說明將獨立NMOS和PMOS元稱為“開關”，且因而，應當理解，盡管圖4示意了 NMOS和PMOS元件，在一些實施例中，圖4的系統可以使用BJT元件和/或其他開關電路實現。類似于圖I的緩沖器系統，圖4的緩沖器系統400包括一般表示為402、404、406和408的多級，以緩沖輸 入信號(IN)且產生緩沖的輸出信號(OUT)。與原先的實施例一樣,輸入信號(IN)可以是諸如數字脈沖列或數字串行數據流的數字信號。圖4的緩沖器系統可以包括第一和第二電流限制電路系統，該第一和第二限制電路系統包括參考電流源448和包括開關410以及開關422和426的電流鏡電路系統。電流源448配置成供應參考電流Iref，該電流Iref通過開關410鏡像到開關422和426，且開關422和426分別向級102和104供應功率。第一級402可以包括NAND門電路系統，該NAND門電路系統包含開關430、432、434和436。開關432和434通過輸入信號(IN)控制。開關430和436可以通過固定參考信號450 (例如，固定在高值的使能信號(邏輯或數字“I”))控制，使得開關432和434操作為IN的反相器。如前所述，使能信號可以從例如電源Vdd坡升時維持低的復位信號上的功率得出或例如基于復位信號上的功率，且一旦Vdd跨越所選閾值，使能信號可以在高值固定為高。第一電流源422配置成向第一級402供應功率且耦合在電源軌Vdd和第一級402之間以限制在開關轉變期間可以被第一級402消耗的閾值電流(Icct)。緩沖器系統400的第二 404、第三406和第四408級可以包括相應的反相器電路系統416、418和420。每一級402、404、406和408可以串聯耦合以提供高和低(邏輯或數字“0”)之間的數字狀態的連續切換。因而當IN擺動到高時，第一級402的輸出為低，第二級404的輸出為高，第三級406的輸出為低且第四級408的輸出為高(且當然，當IN擺動到低時發生相反的操作)。反相器電路系統416可以包含一個或更多晶體管器件(例如，MOS和/或BJT器件)，該一個或更多晶體管器件可以具有連接到地(Gnd或參考)電勢的以虛線示為Cl的相關的固有輸入阻抗。類似地，反相器電路系統418和420可以具有分別以虛線示為C2和C3的相關的固有輸入阻抗。電源軌Vdd和Gnd可以用于向所選級供應功率和/或用作用于緩沖器系統400的所選級的參考電勢(如下面將要描述)。在一些實施例中，電源Vdd和Gnd可以從與IC相關的內部參考電壓得出。為了限制第一級402和第二級404的閾值電流(Icct), Iref的值可以選擇為遠小于Vdd上的可用電流，且如上所述還可以基于帶寬和/或電流穩定性考慮進行選擇。可以包括旁路電路系統以旁路電流源448產生的參考電流Iref。例如，可以包括開關412和414以控制哪個電源或Vdd或Iref用于對第一和第二級402和404進行供電。例如，控制信號452可以控制開關412和414的開關狀態。控制信號452可以聲明為低，使得開關414保持斷開(非導電)且開關412保持閉合(導電)以從電流源448 (Iref)向第一級402和第二級404供應功率。如果開關414閉合(導電)，在Vdd向第一級402和第二級404供應功率的同時，開關422和426 (以及Iref)可以分流(shunt)到地。在這種情況中，開關412將斷開(不導電)，使得不存在通過414從Vdd到GND的直接短路。在緩沖器系統400的操作期間，通過聲明控制信號454為低，開關424和428可以維持閉合。開關424和428可以用于鏡像開關412的導通電阻(當閉合時的電阻)。在一些實施例中，如果供應到402和404的電流基本相等(或基本等于Iref的倍數)并不重要，可以使用直接短路代替開關424和/或428。使用電流源448 (經由開關422)向第一級402供應功率的閾值電流限制能力類似于上面參考圖I提供且如圖2示意的描述。另外，使用電流源448 (經由開關426)在第二級404中引入開關延遲類似于上面參考圖I提供且如圖3示意的描述。本實施例還可以包括遲滯電路系統438。遲滯電路系統438 —般操作為控制第一級402的開關轉變閾值，使得低向高的轉變閾值大于高向低的轉變閾值。因此，例如，使得第一級402的低向高和高向低的開關轉變不發生在大致相同的電壓處，遲滯電路系統438 可以控制第一級402，使得低向高的轉變閾值電壓(級402的輸入)大于高向低轉變閾值電壓(級402的輸入)。遲滯電路系統438可以包括遲滯開關440和使能/失效開關442。開關442可以經由控制信號456控制以使能或失效遲滯作用，且一般地，如果開關442閉合(導電)，則遲滯開關440配置成提供用于第一級402的開關狀態的遲滯作用。在操作中且假設遲滯電路系統438使能，當IN為高且Outl為低時，開關440閉合(導電)。因此，開關434的源通過開關440和442的導通電阻連接到Gnd。當輸入信號(IN)從高落到低時，開關434不切換狀態(斷開到閉合)，直到輸入信號(IN)下降到在開關434的源極連接到Gnd(即，開關434的柵極需要下降到更低以切換狀態)之前所需的值以下。然而，開關440和442可以操作為甚至在Outl從高向低轉換之后仍保持流經第一級402的閾值電流。因此，遲滯電路系統238還可以包括操作為在IN轉換為高時解耦合開關434的開關444。因而，開關444在IN轉換為高時有效地斷開Icct。遲滯電路系統438可以操作為增加可以在輸入信號上存在的噪聲容差，然而，遲滯電路系統438的附加開關元件可能形成附加電容(例如，增加Cl )，這可能形成附加傳播延遲，且還可能限制帶寬。這種附加傳播延遲可能在從低到高和從高到低的轉變之間不均衡，且因而電流源426可能不匹配附加延遲。如果這種附加延遲處于操作參數內，則遲滯電路系統438可以經由開關442使能。否則，遲滯電路系統438可以省略或失效。與圖I的實施例一樣，圖4中示意的緩沖器系統400可以被包括在諸如半導體集成電路芯片、片上系統(SoC)等通用或定制集成電路(IC)內或形成其一部分。而且，與圖I的原先的實施例一樣，第三級406和/或第四級408可以向輸出信號提供“更干凈”的邊緣(即，減小通過第一級402和/或第二級404可能引入到輸入信號的歪斜失真)和/或用于驅動大電容負荷。當然，第三級406和/或第四級408可以省略。圖5說明根據一個實施例的操作的流程圖500。本實施例的操作可以包括使用第一電流源限制緩沖器電路的第一級的閾值電流。操作還可以包括使用遲滯電路系統控制緩沖器電路504的第一級中的開關轉變閾值，使得低到高的轉變閾值大于高到低的轉變閾值。操作還可以包括使用第二電流源延遲緩沖器電路506的第二級的開關轉變。盡管圖5說明根據一個實施例的各種操作，應當理解并不是所有這些操作都是必須的。實際上，此處完全可以預期，在本公開的其他實施例中，圖5中示意的操作可以以未在任意附圖中特別示出的方式組合，但是仍完全符合本公開。因而，涉及在一個附圖中沒有明確示出的特征和/或操作的權利要求被認為處于本公開的范圍和內容內。另外，此處當在任意實施例中使用時，“電路系統”或“電路”例如可以包含單個或任意組合的硬布線電路系統、可編程電路系統、狀態機電路系統和/或在較大系統中可用的電路系統，例如，可以作為集成電路的一部分包括的分立元件。因而，在一個實施例中，本公開提供一種輸入緩沖器系統，其包括配置成反轉在狀態之間切換的輸入數字信號的第一反相器級電路系統。本實施例的輸入緩沖器系統還可以包括第一電流源電路系統，該第一電流源電路系統包含耦合在電壓軌和第一反相器級電路系統之間的第一電流源。第一電流源配置成產生第一參考電流以向第一反相器級電路系統供應功率，且第一電流源電路系統還配置成基于第一參考電流限制第一反相器級電路系統的閾值電流。
在另一實施例中，本公開提供一種用于減小緩沖器系統中的閾值電流的方法。該方法包括使用第一電流源限制緩沖器系統的第一級的閾值電流；以及使用第二電流源延遲緩沖器系統的第二級的開關轉變。在又一實施例中，本公開提供一種緩沖器系統，其包括配置成反相在狀態之間切換的輸入數字信號的第一反相器級電路系統。緩沖器系統還可以包括第一電流源電路系統，該第一電流源電路系統包含稱合在電壓軌和第一反相器級電路系統之間的第一電流源。第一電流源配置成產生第一參考電流以向第一反相器級電路系統供應功率，且第一電流源電路系統還配置成基于第一參考電流限制第一反相器級電路系統的閾值電流。該緩沖器系統還可以包括遲滯電路系統，該遲滯電路系統耦合到第一反相器級電路系統，配置成控制第一反相器級中的開關轉變閾值，使得低向高的轉變閾值大于高向低的轉變閾值。此處采用的術語和表達用作描述而非限制的術語，且在這種術語和表達的使用中，并不旨在排除示出和描述的特征的任意等價物(或其一部分)，且應當意識到，在權利要求的范圍內的各種修改是可能的。因此，權利要求旨在覆蓋所有這種等價物。此處描述了各種特征、方面和實施例。如本領域技術人員所理解，特征、方面和實施例易于彼此組合且易于變型和修改。因此本公開應當視為包含這種組合、變型和修改。
權利要求
1.一種輸入緩沖器系統，包含 第一反相器級電路系統，配置成反轉在狀態之間切換的輸入數字信號；以及第一電流源電路系統，包含耦合在電壓軌和第一反相器級電路系統之間的第一電流源，該第一電流源配置成產生第一參考電流以向第一反相器級電路系統供應功率，該第一電流源電路系統還配置成基于第一參考電流限制第一反相器級電路系統的閾值電流。
2.根據權利要求I所述的輸入緩沖器系統，還包含 第二反相器級電路系統，與第一反相器級電路系統串聯耦合在一起，該第二反相器級電路系統配置成反轉第一反相器級電路系統的輸出；以及 第二電流源電路系統，配置成產生第二參考電流以向第二反相器級電路系統供應功率，該第二參考電流進一步配置成限制第二反相器級電路系統的閾值電流且在由第二反相器級電路系統切換的輸入數字信號上引入延遲。
3.根據權利要求2所述的輸入緩沖器系統，其中 該第一參考電流配置成在由第一反相器級電路系統切換的輸入數字信號上引入延遲；且其中 由第二參考電流引入的延遲基本等于由第一參考電流引入的延遲。
4.根據權利要求2所述的輸入緩沖器系統，其中 該第一參考電流基本等于該第二參考電流。
5.根據權利要求I所述的輸入緩沖器系統，其中 該第一參考電流遠小于從電壓軌可得的電流。
6.根據權利要求I所述的輸入緩沖器系統，還包含 遲滯電路系統，該遲滯電路系統耦合到第一反相器級電路系統，配置成控制由第一反相器級電路系統進行的、輸入數字信號的開關轉變閾值，使得低向高的開關轉變閾值大于高向低的開關轉變閾值。
7.根據權利要求2所述的輸入緩沖器系統，還包含 第三和第四反相器級電路系統，與第一和第二反相器級電路系統串聯地耦合在一起，該第三反相器級電路系統配置成反轉第二反相器級電路系統的輸出且該第四反相器級電路系統配置成反轉第三反相器級電路系統的輸出。
8.一種用于減小緩沖器系統中的閾值電流的方法，包含 使用第一電流源限制緩沖器系統的第一級的閾值電流； 使用第二電流源延遲緩沖器系統的第二級的開關轉變。
9.根據權利要求8所述的方法，其中 第一源電流配置成在由第一反相器級電路系統切換的輸入數字信號上引入延遲；且其中 由第二電流源引入的延遲基本等于第一電流源引入的延遲。
10.根據權利要求8所述的方法，其中 第一電流源基本等于第二電流源。
11.根據權利要求8所述的方法，其中 第一電流源遠小于從電壓軌可得的電流。
12.根據權利要求8所述的方法，還包含控制輸入到第一級的輸入數字信號的開關轉變閾值，使得輸入信號的低向高的開關轉變閾值大于高向低的開關轉變閾值。
13.—種系統,包含 第一反相器級電路系統，配置成反轉在狀態之間切換的輸入數字信號； 第一電流源電路系統，包含耦合在電壓軌和第一反相器級電路系統之間的第一電流源，該第一電流源配置成產生第一參考電流以向第一反相器級電路系統供應功率，該第一電流源電路系統還配置成基于第一參考電流限制第一反相器級電路系統的閾值電流； 第二反相器級電路系統，與第一反相器級電路系統串聯耦合在一起，該第二反相器級電路系統配置成反轉第一反相器級電路系統的輸出； 第二電流源電路系統，配置成產生第二參考電流以向第二反相器級電路系統供應功率，該第二參考電流還配置成限制第二反相器級電路系統的閾值電流且在由第二反相器級電路系統切換的輸入數字信號上引入延遲；以及 遲滯電路系統，耦合到第一反相器級電路系統，配置成控制由第一反相器級電路系統進行的、輸入數字信號的開關轉變閾值，使得低向高的開關轉變閾值大于高向低的開關轉變閾值。
14.根據權利要求13所述的系統，其中 該第一參考電流配置成在由第一反相器級電路系統切換的輸入數字信號上引入延遲；且其中 由第二參考電流引入的延遲基本等于由第一參考電流引入的延遲。
15.根據權利要求14所述的系統，其中 該第一參考電流基本等于該第二參考電流。
16.根據權利要求13所述的系統，其中 該第一參考電流遠小于從電壓軌可得的電流。
17.根據權利要求13所述的系統，還包含 第三和第四反相器級電路系統，與第一和第二反相器級電路系統串聯地耦合在一起，該第三反相器級電路系統配置成反轉第二反相器級電路系統的輸出且該第四反相器級電路系統配置成反轉第三反相器級電路系統的輸出。
全文摘要
本發明涉及具有減小的閾值電流的緩沖器系統。提供一種緩沖器系統，其使用電流源減小閾值電流以向緩沖器系統的一個或更多級提供功率。該緩沖器系統還可以包括均衡電流源可能向輸入信號引入的延遲的全部或一部分的延遲管理技術。另外，遲滯技術可以用于提供輸入信號的增強的噪聲管理。
文檔編號H03K19/0175GK102710247SQ201210079478
公開日2012年10月3日 申請日期2012年3月23日 優先權日2011年3月23日
發明者T.戴格爾 申請人:快捷半導體(蘇州)有限公司, 快捷半導體公司