專利名稱：德爾塔西格瑪調制器、積分器、及無線通信裝置的制作方法
技術領域：
本發明涉及搭載了積分器的德爾塔西格瑪調制器。
背景技術：
現在，作為Α/D變換器而廣泛使用德爾塔西格瑪調制器。利用了德爾塔西格瑪調制器的Α/D變換器通過噪聲整形技術及過采樣技術，較之尼奎斯特(Nyquist)Α/D變換器而具有高精度且低功耗的特征。其中，連續時間型德爾塔西格瑪調制器在頻帶及動作速度方面尤為優異。在一般的連續時間型德爾塔西格瑪調制器中，輸入信號通過級聯連接的多個模擬積分器(連續時間型濾波器)之后由量化器進行量化。并且，量化器的輸出由D/Α變換器變換為模擬電流信號之后向積分器進行負反饋(例如，參照非專利文獻1、2)。為了提高德爾塔西格瑪調制器的精度，需要提高連續時間型濾波器的級數從而去除量化噪聲。其中只要對與濾波器級數相應個數的積分器進行級聯連接即可，但是卻需要更多的運算放大器，從而引起了功耗及芯片面積增大的問題。因此，希望在德爾塔西格瑪調制器中使用由一個運算放大器實現高次的傳輸函數的積分器。為此，通過在運算放大器的反相輸入部分及負反饋部分分別設置高次的RC低通濾波器及RC高通濾波器，從而構成以一個運算放大器來發揮高次的積分特性的積分器，進而通過將量化器的輸出負反饋至各濾波器的各中間節點，從而實現了小型且低功耗的德爾塔西格瑪調制器(例如，參照專利文獻I)。在先技術文獻專利文獻專利文獻1:國際公開第2009/133653號單行本非專利文獻非專利文獻1:Steven R.Norsworthy, Richard Schereier and GaborC.Temes, " Delta-Sigma Data Converters Theory, Design, and Simulation, " IEEEpress，1997，pp.1-6非專利文獻2:Η.Inose，Υ.Yasuda，" A Unity Bit Coding Method by NegativeFeedback，" Proceedings of the IEEE，Vol.51，N0.11，Nov.1963，pp.1524-153
發明內容
發明要解決的課題在上述改良型的德爾塔西格瑪調制器中，為了獲得高次的積分特性，在運算放大器的反相輸入部分需要高次的RC低通濾波器。但是，由于電容元件的面積大，因此積分器、甚至德爾塔西格瑪調制器整體的電路面積會變大。此外，不僅需要多個向RC低通濾波器的中間節點負反饋量化器的輸出的D/Α變換器，而且與電位不穩定的中間節點連接的D/Α變換器的設計也較為困難。
鑒于上述問題，本發明的課題在于提供一種更小型且低功耗的德爾塔西格瑪調制器。此外，本發明的課題還在于提供一種適合于這種德爾塔西格瑪調制器的積分器。用于解決課題的技術方案為了解決上述課題，本發明采取如下的技術方案。德爾塔西格瑪調制器例如具備:具有運算放大器的積分器、對積分器的輸出進行量化的量化器、將量化器的數字輸出變換為電流信號并負反饋至運算放大器的反相輸入端的第一 D/Α變換器、將積分器的輸入信號前饋至量化器的輸入端的前饋路徑、和將量化器的數字輸出變換為電流信號并負反饋至量化器的輸入端的第二 D/Α變換器，優選還具備構成為能使運算放大器的反相輸入端、非反相輸入端及輸出端、以及公共節點短路的開關電路。或者，德爾塔西格瑪調制器例如具備:具有運算放大器的積分器、對積分器的輸出進行量化的量化器、將量化器的數字輸出變換為電流信號并負反饋至運算放大器的反相輸入端的D/Α變換器、構成為能使運算放大器的反相輸入端、非反相輸入端及輸出端、以及公共節點短路的開關電路。此外，將η設為2以上的整數，積分器例如具有:電阻元件，一端與該積分器的輸入信號連接、且另一端與運算放大器的反相輸入端連接；η個電容性電路，在運算放大器的反相輸入端與輸出端之間彼此串聯連接；和η-1個電阻元件，各自的一端與電容性電路彼此的連接點連接、且另一端與公共節點連接。再者，η個電容性電路中的至少一個可以具有彼此串聯連接的電容元件及電阻元件，還可以具有與彼此串聯連接的電容元件及電阻元件進行并聯連接的電容元件。發明效果根據本發明，使用I個運算放大器以及I個或2個D/Α變換器能夠構成呈現出η次濾波特性的德爾塔西格瑪調制器，能夠實現德爾塔西格瑪調制器的小型化及低功耗化。再有，由于量化器的輸出的負反饋目的地是電位穩定的運算放大器的虛擬接地點，因此D/A變換器的設計變得容易。
圖1是第一實施方式涉及的德爾塔西格瑪調制器的構成圖。圖2是變形例涉及的積分器的構成圖。圖3是變形例涉及的積分器的構成圖。圖4是第二實施方式涉及的德爾塔西格瑪調制器的構成圖。圖5是變形例涉及的德爾塔西格瑪調制器的構成圖。圖6是變形例涉及的德爾塔西格瑪調制器的構成圖。圖7是一實施方式涉及的無線通信裝置的構成圖。
具體實施例方式(第一實施方式)圖1表示第一實施方式涉及的德爾塔西格瑪調制器的構成。積分器I對該德爾塔西格瑪調制器中輸入的模擬電壓Vin進行積分。對于積分器I的具體構成在后面敘述。量化器2對積分器I的輸出進行量化。D/Α變換器3將量化器2的數字輸出Dout變換為模擬電流信號，向積分器I中的運算放大器10的反相輸入端進行負反饋。前饋路徑4繞過積分器1，將Vin前饋至量化器2的輸入端。通過設置前饋路徑4，由于僅量化噪聲通過積分器1，因此能夠緩和運算放大器10所要求的線性特性、動態范圍等。D/Α變換器5將Dout變換為模擬電流信號，負反饋至量化器2的輸入端。S卩、在積分器I的輸出上相加由前饋路徑4前饋的信號及D/Α變換器5的輸出信號。再者，在圖1的例子中，使用電阻元件來對這些信號進行相加，但是信號相加方法并不限定于此。在積分器I中，運算放大器10的非反相輸入端與公共節點連接，在反相輸入端經由電阻元件11而被輸入Vin。在運算放大器10的輸出端與反相輸入端之間的負反饋部分插入了彼此串聯連接的3個電容性電路12。在電容性電路12彼此的二個連接點與公共節點之間分別連接電阻元件13。積分器I中的電容性電路12如圖1所示那樣可由I個電容元件121構成。或者，任一個電容性電路12也可以由彼此串聯連接的電容元件及電阻元件構成。圖2表示由彼此串聯連接的電容元件121及電阻元件122構成圖1的積分器I中的左端的電容性電路12的變形例。通過追加電阻元件122，從而能夠補充運算放大器10的頻帶不足，能夠降低運算放大器10的功耗。當在電容性電路12中追加電阻元件122時，有可能在D/Α變換器3的輸出電流中產生振鈴(ringing)。因此，如圖3所示，在電容元件121及電阻元件122可以并聯連接電容元件123。通過追加電容元件123，由此能夠抑制該振鈴，從而使得積分器I的輸出特性
變得良好。返回至圖1，在將電阻元件11的電阻值設為R1，將電阻元件13的電阻值從圖左側開始設為R2、R3，將電容元件121的電容值從圖左側開始設為Cp C2, C3，將積分器I的輸出電壓設為Vout時，積分器I的傳輸函數由下式表示。其中，s是拉普拉斯運算符。由該傳輸函數可知，積分器I由一個運算放大器10發揮3次積分特性。[式1]
權利要求
1.一種德爾塔西格瑪調制器，其特征在于，具備: 積分器，具有運算放大器； 量化器，對所述積分器的輸出進行量化； 第一 D/Α變換器，將所述量化器的數字輸出變換為電流信號，向所述運算放大器的反相輸入端進行負反饋； 前饋路徑，將所述積分器的輸入信號前饋至所述量化器的輸入端；和第二 D/Α變換器，將所述量化器的數字輸出變換為電流信號，向所述量化器的輸入端進行負反饋， 將η設為2以上的整數，所述積分器具有: 電阻元件，一端與該積分器的輸入信號連接、且另一端與所述運算放大器的反相輸入端連接； η個電容性電路，在所述運算放大器的反相輸入端與輸出端之間彼此串聯連接；和η-1個電阻元件，各自的一端與所述電容性電路彼此的連接點連接、且另一端與公共節點連接。
2.根據權利要求1所述的德爾塔西格瑪調制器，其特征在于， 所述德爾塔西格瑪調制器具備開關電路，該開關電路構成為能使所述運算放大器的反相輸入端、非反相輸入端及輸出端、以及所述公共節點短路。
3.一種德爾塔西格瑪調制器，其特征在于，具備: 積分器，具有運算放大器； 量化器，對所述積分器的輸出進行量化； D/Α變換器，將所述量化器的數字輸出變換為電流信號，向所述運算放大器的反相輸入端進行負反饋；和 開關電路，構成為能使所述運算放大器的反相輸入端、非反相輸入端及輸出端、以及所述公共節點短路， 將η設為2以上的整數，所述積分器具有: 電阻元件，一端與該積分器的輸入信號連接、且另一端與所述運算放大器的反相輸入端連接； η個電容性電路，在所述運算放大器的反相輸入端與輸出端之間彼此串聯連接；和η-1個電阻元件，各自的一端與所述電容性電路彼此的連接點連接、且另一端與公共節點連接。
4.根據權利要求1及3的任一項所述的德爾塔西格瑪調制器，其特征在于， 所述η個電容性電路中的至少一個具有彼此串聯連接的電容元件及電阻元件。
5.根據權利要求4所述的德爾塔西格瑪調制器，其特征在于， 所述η個電容性電路中的至少一個具有與所述彼此串聯連接的電容元件及電阻元件進行并聯連接的電容元件。
6.一種積分器，其特征在于，具有運算放大器， 將η設為2以上的整數，所述積分器具有: 電阻元件，一端與該積分器的輸入信號連接、且另一端與所述運算放大器的反相輸入端連接；η個電容性電路，在所述運算放大器的反相輸入端與輸出端之間彼此串聯連接；和η-1個電阻元件，各自的一端與所述電容性電路彼此的連接點連接、且另一端與公共節點連接， 所述η個電容性電路中的至少一個具有彼此串聯連接的電容元件及電阻元件。
7.根據權利要求6所述的積分器，其特征在于， 所述η個電容性電路中的至少一個具有與所述彼此串聯連接的電容元件及電阻元件進行并聯連接的電容元件。
8.一種無線通信裝置，其特征在于，具備: 權利要求1及3的任一項所述的德爾塔西格瑪調制器；和 對所述德爾塔西格瑪調制 器的輸出進行處理的數字基帶處理部。
全文摘要
本發明的德爾塔西格瑪調制器具備積分器(1)，具有運算放大器(10)；量化器(2)，對積分器的輸出進行量化；第一D/A變換器(3)，將量化器的數字輸出變換為電流信號，向運算放大器的反相輸入端進行負反饋；前饋路徑(4)，將積分器的輸入信號前饋至量化器的輸入端；和第二D/A變換器(5)，將量化器的數字輸出變換為電流信號，向量化器的輸入端進行負反饋。積分器(1)具有電阻元件(11)，一端與該積分器的輸入信號連接、且另一端與運算放大器的反相輸入端連接；n個電容性電路(12)，在運算放大器的反相輸入端與輸出端之間彼此串聯連接；和n-1個電阻元件(13)，各自的一端與電容性電路彼此的連接點連接、且另一端與公共節點連接。
文檔編號H03M3/02GK103081363SQ201180042958
公開日2013年5月1日 申請日期2011年4月28日 優先權日2010年9月7日
發明者小畑幸嗣, 松川和生, 三谷陽介, 道正志郎 申請人:松下電器產業株式會社