專利名稱：變容器電路以及電壓控制振蕩的制作方法
技術領域：
本發明的實施例涉及集成電路裝置(“1C”)。更具體地說，本發明的實施例涉及用于IC的變容器電路以及電壓控制振蕩。
背景技術：
可編程邏輯裝置(“PLD”)是眾所周知的集成電路類型，所述集成電路可經編程以進行指定的邏輯功能。PLD的一種類型為現場可編程門陣列(“FPGA”)，其通常包含可編程重復單元陣列。這些可編程重復單元可包含，例如輸入/輸出塊(“I0B”)、可配置邏輯塊(“CLB”)、專用隨機存取存儲塊(“BRAM”)、倍增器、數字信號處理塊(“DSP”)、處理器、時鐘管理器、延遲鎖定環路(“DLL”)以及等等。如本文所使用，“包含”以及“包含著”意指包含但不加限制。每個可編程重復單元通常包含可編程互連和可編程邏輯兩者。所述可編程互連通常包含大量由可編程互連點(“PIP”)互相連接的不同長度的互連線。所述可編程邏輯使用可包含例如函數發生器、寄存器、算術邏輯等的可編程元件實施用戶設計的邏輯。通常，通過將配置數據流加載到定義可編程元件的配置方式的內部配置存儲單元，對所述可編程互連與可編程邏輯進行編程。所述配置數據可由外部裝置從存儲器(例如，從外部PR0M)中讀取或寫入FPGA中。然后，各單獨存儲單元的總體狀態確定FPGA的功倉泛。PLD的另一類型為復雜可編程邏輯裝置，也稱CPLD。CPLD包含由互連開關矩陣連接在一起并連接到輸入/輸出(“I/O”)資源的兩個或兩個以上“功能塊(functionblock)”。CPLD的每個功能塊包含類似于可編程邏輯陣列(“PLA”)與可編程陣列邏輯(“PAL”)裝置所用的兩層與/或(AND/OR)結構。在CPLD中，配置數據通常以芯片上的方式存儲在非易失性存儲器中。在一些CPLD中，配置數據以芯片上的方式存儲在非易失性存儲器中，然后作為初始配置(編程)序列的一部分下載到易失性存儲器上。對于所有這些可編程邏輯裝置(“PLD”)，裝置的功能性因出于此目的而提供給所述裝置的數據位來控制。所述數據位可存儲在易失性存儲器(例如，靜態存儲單元，如在FPGA與一些CPLD中)、非易失性存儲器(例如，快閃存儲器，如在一些CPLD中)、或任何其他類型的存儲單元中。通過應用以可編程的方式互連所述裝置上的多種元件的處理層，如金屬層，對其他PLD進行編程。這些PLD被稱為掩模可編程裝置。PLD還可用其他方式進行實施，例如使用熔絲或反熔絲技術。術語“PLD”與“可編程邏輯裝置”包含但不限于這些示例性裝置，并且涵蓋僅部分可編程的裝置。例如，PLD的一種類型包含經硬編碼的晶體管邏輯與以可編程的方式互連所述經硬編碼的晶體管邏輯的可編程交換網絡的組合。電壓控制振蕩器(“VC0”)為許多高性能模擬電路及系統中的構建塊。例如，VCO用于頻率合成器、時鐘乘法單元(“CMU”)、時鐘和數據恢復(“⑶R”)電路，及鎖相環路(“PLL”)，以及其他電路。已使用CMOS來實施VC0。對于模擬裝置與RF裝置利用高容量CMOS制造的好處會很有利。例如，如果VCO的此類整合是完整的，即完全在單芯片中(例如，如在SOC實施方案中)形成VC0，那么將很有利。針對VCO的一些設計考慮有調諧范圍與抖動性能。在PLD中，這些設計考慮可更為嚴格，原因是單個PLD可用以支持時鐘頻率性能參數不同且抖動性能參數嚴格的多個協議與應用程序。因而，提供高增益變容器電路將是合乎需要并有利的，所述高增益變容器電路電路能夠在相對較大調諧范圍中符合嚴格的抖動性能參數，以提供適用于單個PLD支持多個協議與應用程序的應用的VCO。VCO “槽路”電路是眾所周知的用于產生振蕩的電路。VCO電路，如同槽路電路，被稱為LC VC0，其中L與C分別指示電感器與電容器。LC VCO中槽路電容“C ”是固定電容與可調電容的組合。常規地，所述可調電容包含變容器。然而，常規變容器的電容范圍相對受限。此外，眾所周知，CMOS過程可能隨時變動，且由此電容-電壓(“C-V”)曲線可能移位。迄今為止，此類過程移位可減小變容器電容的可用范圍。因而，提供針對寬電容范圍可編程的變容器電路將既有利又合乎需要。而且，增強變容器的C-V曲線增益以超過裝置固有的C-V曲線特性將是有利且合乎需要的。如果此類變容器電路可經調節以抵消過程變化，那么將額外地有利且合乎需要。
發明內容
一個或一個以上實施例大體上涉及變容器電路以及用于IC的電壓控制振蕩的方法。一個實施例大體上涉及變容器電路。在此類實施例中，所述變容器電路可包含第一變容器、第二變容器、第三變容器，和第四變容器。第一變容器的第一源極-漏極節點和第二變容器的第二源極-漏極節點可耦接到第一輸入節點。第一變容器的第一柵極節點可耦接到第一輸出節點。第二變容器的第二柵極節點可耦接到第二輸出節點。第三變容器的第三柵極節點和第四變容器的第四柵極節點可耦接到第二輸入節點。第三變容器的第三源極-漏極節點可耦接到第一輸出節點。第四變容器的第四源極-漏極節點可耦接到第二輸出節點。在此實施例中，第一變容器、第二變容器、第三變容器以及第四變容器可為積累模式的MOS電容器。在此實施例中，第一輸入節點和第二輸入節點可分別用于接收第一控制電壓與第二控制電壓以用作差分輸入，且第一輸出節點與第二輸出節點可分別用于提供第一輸出電壓與第二輸出電壓。在此實施例中，第一輸出電壓與第二輸出電壓可為正弦電壓，且第一控制電壓與第二控制電壓可為DC電壓,且第一輸出電壓與第二輸出電壓相對于彼此可至少相差約180度。積累模式的MOS電容器均可具有彼此連接的n型源極區域與n型漏極區域以用于分別提供第一源極-漏極節點、第二源極-漏極節點、第三源極-漏極節點以及第四源極-漏極節點。在此實施例中，第一變容器、第二變容器、第三變容器以及第四變容器中的每一者的n型源極區域與n型漏極區域可在n型阱中，所述n型阱為所述第一變容器、所述第二變容器、所述第三變容器以及所述第四變容器中的每一者提供主體區域。在此實施例中，變容器電路可另外包括耦接到第一柵極節點、第二柵極節點、第三源極-漏極節點以及第四源極-漏極節點的電阻電橋，且所述電阻電橋可包含至少一個共模電壓節點，并且可耦接電容器以用于DC去耦，所述DC去耦是指在所述至少一個共模電壓節點處的共模電壓與分別在所述第一輸出節點與所述第二輸出節點處的第一正弦電壓和第二正弦電壓的DC去耦。在此實施例中，所述電阻電橋可包含在第一柵極節點與第三源極-漏極節點之間彼此耦接的第一電阻器與第二電阻器；在第二柵極節點與第四源極-漏極節點之間彼此耦接的第三電阻器與第四電阻器；所述第一電阻器、所述第二電阻器、所述第三電阻器以及所述第四電阻器在共模電壓節點彼此連接，以將共模電壓與第一柵極節點、第二柵極節點、第三源極-漏極節點和第四源極-漏極節點中的每一者耦接；且所述電容器可包含在第一輸出節點與第一柵極節點之間耦接的第一電容器；在第二輸出節點與第二柵極節點之間耦接的第二電容器；在第一輸出節點與第三源極-漏極節點之間耦接的第三電容器；以及在第二輸出節點與第四源極-漏極節點之間耦接的第四電容器。在此實施例中，所述電阻電橋可包含第一電阻器與第二電阻器，所述電阻器在所述至少一個共模電壓節點的第一共模電壓節點處在第一柵極節點與第二柵極節點之間彼此連接；第三電阻器與第四電阻器，所述電阻器在所述至少一個共模電壓節點的第二共模電壓節點處在第三源極-漏極節點與第四源極-漏極節點之間彼此連接；并且所述第一電阻器與所述第二電阻器經由連接到所述第一共模電壓節點與所述第二共模電壓節點的控制電路而耦接到所述第三電阻器與所述第四電阻器。所述控制電路可具有在電源電壓與接地之間耦接的可調節的電阻分壓器。所述控制電路可另外具有切換電路，用于選擇性地進行以下操作將分壓器的第一分壓器節點的第一分解電壓耦接到第一共模電壓節點；將所述分壓器的第二分壓器節點的第二電壓耦接到第二共模電壓節點；以及將所述分壓器的第一分壓器節點的第一分解電壓耦接到所述第二共模電壓節點；以及將所述分壓器的第二分壓器節點的第二電壓耦接到所述第一共模電壓節點。所述電容器可包含在第一輸出節點與第一柵極節點之間耦接的第一電容器；在第二輸出節點與第二柵極節點之間耦接的第二電容器；在第一輸出節點與第三源極-漏極節點之間耦接的第三電容器；以及在第二輸出節點與第四源極-漏極節點之間耦接的第四電容器。另一實施例大體上涉及電壓控制振蕩器。在此類實施例中，電壓控制振蕩器可包含變容器電路，所述電路與電感器電路在第一輸出節點與第二輸出節點處并聯耦合。第一對交叉耦合晶體管可在所述第一輸出節點與所述第二輸出節點處耦接到所述變容器電路與所述電感器電路。偏壓晶體管可耦接在所述第一對交叉耦合晶體管與接地之間。所述偏壓晶體管的柵極可經耦接用于接收偏置電壓。所述變容器電路可包含第一變容器、第二變容器、第三變容器以及第四變容器。第一變容器的第一源極-漏極節點與第二變容器的第二源極-漏極節點耦接到第一輸入節點。第一變容器的第一柵極節點耦接到第一輸出節點。第二變容器的第二柵極節點耦接到第二輸出節點。第三變容器的第三柵極節點與第四變容器的第四柵極節點耦接到第二輸入節點。第三變容器的第三源極-漏極節點耦接到第一輸出節點。第四變容器的第四源極-漏極節點耦接到第二輸出節點。在此實施例中，第一變容器、第二變容器、第三變容器以及第四變容器可為積累模式的MOS電容器。在此實施例中，第一輸入節點與第二輸入節點可分別用于接收第一控制電壓與第二控制電壓以用作差分輸入；且第一輸出節點與第二輸出節點可分別用于提供第一輸出電壓與第二輸出電壓。在此實施例中，電阻電橋可耦接到第一柵極節點、第二柵極節點、第三源極-漏極節點以及第四源極-漏極節點；所述電阻電橋可包含至少一個共模電壓節點；且可耦接電容器以用于阻斷在共模電壓節點處的DC共模電壓，達成分別在第一輸出節點與第二輸出節點處的第一正弦電壓與第二正弦電壓的AC耦合。在此實施例中，所述電壓控制振蕩器可另外包括第二對交叉耦合晶體管，所述第二對交叉耦合晶體管在第一輸出節點與第二輸出節點處耦接到變容器電路與電感器電路；以及第二對交叉耦合晶體管，所述第二對交叉耦合晶體管耦接到電源電壓節點。在此實施例中，第一對交叉耦合晶體管可為nMOS晶體管；第二對交叉稱合晶體管可為pMOS晶體管；所述nMOS晶體管的第一 nMOS晶體管的柵極與所述nMOS晶體管的第二 nMOS晶體管的漏極可連接到第一輸出節點；所述第二 nMOS晶體管的柵極與所述第一 nMOS晶體管的漏極可連接到第二輸出節點；所述pMOS晶體管的第一 PMOS晶體管的柵極與所述pMOS晶體管的第二 pMOS晶體管的漏極可連接到第一輸出節點；所述第二 PMOS晶體管的柵極與所述第一 pMOS晶體管的漏極可連接到第二輸出節點；所述第一 nMOS晶體管與所述第二 nMOS晶體管中的每一者的源極可連接到偏壓晶體管的漏極；且所述第一 PMOS晶體管與所述第二 pMOS晶體管中的每一者的源極可連接到經耦接以接收電源電壓的電源電壓節點。在此實施例中，所述電阻電橋可包含第一電阻器與第二電阻器，所述第一電阻器與第二電阻器在所述至少一個共模電壓節點的第一共模電壓節點處在第一柵極節點與第二柵極節點之間彼此連接；第三電阻器與第四電阻器，所述第三電阻器與第四電阻器在所述至少一個共模電壓節點的第二共模電壓節點處在第三源極-漏極節點與第四源極-漏極節點之間彼此連接；所述第一電阻器與所述第二電阻器經由連接到所述第一共模電壓節點與所述第二共模電壓節點的控制電路，耦接到所述第三電阻器與所述第四電阻器；且所述控制電路具有在電源電壓節點與接地之間耦接的可調節電阻的分壓器。所述控制電路可另外具有切換電路，用于選擇性地進行以下操作將分壓器的第一分壓器節點的第一分解電壓耦接到第一共模電壓節點，且將所述分壓器的第二分壓器節點的第二電壓耦接到第二共模電壓節點；以及將所述分壓器的所述第一分壓器節點的所述第一分解電壓耦接到所述第二共模電壓節點，且將所述分壓器的所述第二分壓器節點的所述第二電壓耦接到所述第一共模電壓節點。可經由內部形成有變容器電路的集成電路管芯的PLL電壓觸點提供所述電源電壓。用于提供可編程電壓控制振蕩的方法的實施例可包含向第一對變容器提供第一控制電壓，以及向第二對變容器提供第二控制電壓。所述第一控制電壓可具有第一電壓范圍，所述第二控制電壓可具有第二電壓范圍，且所述第一電壓范圍與所述第二電壓范圍可與高電容增益范圍的柵極到源極電壓范圍相關。經組合的所述第一控制電壓與所述第二控制電壓可提供差分輸入。所述第一對變容器可在第一模式中操作，且所述第二對變容器可在第二模式中操作。所述第一模式與所述第二模式可為互補的模式。與所述互補模式組合的所述差分輸入可提供所述高電容增益范圍，所述高電容增益范圍與經組合的第一對變容器與第二對變容器的操作相關。第一正弦輸出電壓與第二正弦輸出電壓可為具有響應于差分輸入來編程的頻率以及具有可響應于所述高電容增益范圍來編程的頻率范圍的輸出。在此實施例中，所述方法可包括向耦接到第一對變容器與第二對變容器的電阻電橋提供共模電壓；設置所述共模電壓的電壓，以響應于半導體過程變化將所述高電容增益范圍移入到柵極到源極電壓范圍內；并且，DC電壓隔離所述共模電壓來達成第一正弦輸出電壓與第二正弦輸出電壓的AC耦合以用于輸出。在此實施例中，向所述電阻電橋提供所述共模電壓可包含分配電源電壓以提供第一共模電壓部分與第二共模電壓部分；以及選擇性地向電阻電橋的對應共模電壓節點提供作為共模電壓的所述第一共模電壓部分與所述第二共模電壓部分以用于重新集中與共模電壓相關的共模電平，所述電阻電橋分別耦接到第一對變容器與第二對變容器。
附圖所示為示范性實施例；然而不應將所述附圖看做將本發明限制為所示的實施例，而是僅用于解釋與理解。圖1為描繪柱狀的現場可編程門陣列(“FPGA”)架構的示范性實施例的簡化方框圖。圖2為描繪變容器電路的示范性實施例的電路圖。圖3為描繪積累模式MOS電容器，即A-MOS變容器的示范性實施例的截面透視圖。圖4A為描繪經AC耦合的差分變容器電路的示范性實施例的電路圖。圖4B為描繪經AC耦合的差分變容器電路的另一示范性實施例的電路圖。圖5為描繪針對不同過程偏移的多種C-V曲線的示范性實施例的柵極到源極電壓對電容的曲線圖。圖6為描繪對例如圖4A和圖4B的對應變容器電路的變容器電路進行仿真的示范性實施例的柵極到源極電壓對電容的曲線圖。圖7為描繪可編程的電壓控制振蕩流程的示范性實施例的流程圖。圖8為描繪電壓控制振蕩器的示范性實施例的電路圖。圖9為描繪圖4B的AC耦合差分變容器電路的控制電路的示范性實施例的電路圖。
具體實施例方式在以下描述中，列舉許多具體細節以提供特定實施例更為充分的描述。然而，所屬領域的技術人員應清楚，可在下文未給定所有具體細節的情況下實踐本發明。在其他例子中，未詳細描述眾所周知的特征，以免使本發明難以理解。為便于說明，在不同的圖中使用相同的編號標簽以便于參考相同的項目；然而，所述項目在替代實施例中可能不同。如上文所指明，高級的FPGA可在陣列中包含若干不同類型的可編程邏輯塊。例如，圖1說明包含大量不同的可編程重復單元的FPGA架構100，所述重復單元包含多吉比特收發器(16!'”)101、可配置邏輯塊(“0^”)102、隨機存取存儲塊(“8狀11”)103、輸入/輸出塊(“I0B”)104、配置與時鐘控制邏輯(“CONFIG/CLOCKS”)105、數字信號處理塊(“DSP”)106、專門的輸入/輸出塊(“I/O”)107 (例如，配置端口與時鐘端口)、以及例如數字時鐘管理器、模擬/數字轉換器、系統監控邏輯等等的其他可編程邏輯108。一些FPGA也包含專用處理器塊(“PR0C”) 110。在一些FPGA中，每個可編程重復單元包含標準化連接到并連接自每個相鄰重復單元中的對應互連元件的可編程互連元件(“ INT ”)111。因此，所述可編程互連元件一起實施了針對所說明的FPGA的可編程互連結構。由包含在圖1頂部的實例所示，可編程互連元件111也包含連接到與連接自相同重復單元內的所述可編程邏輯元件的連接。
例如，CLB 102可包含可經編程以實施用戶邏輯的可配置邏輯元件(“CLE”)112，外加單個的可編程互連元件(“INT”)111。除一個或一個以上可編程互連元件之外，BRAM103可還包含BRAM邏輯元件(“BRL”)113。通常，包含在重復單元中的互連元件的數目取決于所述重復單元的高度。在描畫的實施例中，BRAM重復單元與五個CLB的高度相同，但也可使用其他數目(例如，四個)。除適當數目的可編程互連元件之外，DSP重復單元106可還包含DSP邏輯元件(“DSPL”)114。除可編程互連元件111的一個例子之外，IOB 104可還包含，例如，輸入/輸出邏輯元件(“I0L”)115的兩個例子。如所屬領域的技術人員將清楚的，連接到例如I/O邏輯元件115的實際I/O墊通常不受限于輸入/輸出邏輯元件115的面積。在所描畫的實施例中，(圖1中所示的)管芯的中心附近的水平區域用于配置、時鐘以及其他控制邏輯。由此柱延伸的垂直柱109用以在FPGA的整個寬度上來分配時鐘與配
置信號。一些利用圖1中所說明的架構的FPGA包含額外邏輯塊，所述額外邏輯塊將構成FPGA的較大部分的規則柱狀結構分割。所述額外的邏輯塊可為可編程塊和/或專用邏輯。例如，處理器塊110涵蓋了 CLB與BRAM的若干柱。應注意，圖1意圖僅僅說明示范性FPGA架構。例如，水平柱中邏輯塊的數目、所述柱的相對寬度、柱的數目與次序、包含在所述柱中的邏輯塊的類型、所述邏輯塊的相對大小，以及包含在圖1頂部的互連/邏輯實施方案純粹為示范性的。例如，在實際的FPGA中，一個以上的相鄰CLB柱通常包含在CLB出現處，以有助于用戶邏輯的有效實施，但相鄰CLB柱的數目隨FPGA總大小的變化而變化。圖2為描繪變容器電路200的示范性實施例的電路圖。變容器電路200包含第一變容器201、第二變容器202、第三變容器203，以及第四變容器204。變容器201到204是具有彼此連接的漏極區域與源極區域的MOS晶體管類裝置。應理解，變容器201到204可實施在任何CMOS過程中。此外，可在將實施電容值的情況下使用變容器201到204，所述電容值為可調的或可另外由至少一個電壓調節。更具體地說，變容器201到204為積累模式的MOS可變電容器。圖3為描繪積累模式的MOS電容器，即A-MOS變容器300的示范性實施例的截面透視圖。A-MOS變容器300為可由變容器201到204使用的配置。在此示范性實施例中，P型基底301中形成有n-阱302。在n-阱302中形成有源極/漏極區域303與304，在此示范性實施例中所述區域兩者均為n+區域。阱302的區域中，基底301的上表面上的間隔開的源極/漏極區域303與304之間有柵極電介質305，且柵極介電質305上形成有導電柵極306。由于已知道A-MOS變容器300，因此出于明確性的目的，已經省略了關于相同變容器的已知細節。然而，應理解，盡管圖3說明性地描繪了 n型A-MOS變容器300，但是在另一實施例中，可以，例如針對變容器201到204實施反極性變容器，即p型A-MOS變容器。此外，盡管已指示了 一些示范性的摻雜濃度，但是應理解，可使用這些或其他摻雜濃度。回到圖2，電壓控制輸入節點211經耦接以接收控制電壓212。此外，電壓控制輸入節點213經耦接以接收控制電壓214。控制電壓212與控制電壓214可為相同的電壓。然而，通過具有兩個獨立的輸入控制電壓，在相比單一控制電壓輸入實施例可獲得更寬的電容范圍的情況下提供差分控制電壓輸入。因而，以下描述為如經由控制電壓212與214提供的差分控制電壓輸入方面的。在圖2中，控制電壓212命名為“P”，以指示其針對一個控制電壓范圍，而在圖2中控制電壓214命名為“M”，以指示其具有可與控制電壓212的控制電壓范圍互補的獨立控制電壓范圍。例如，對于約1. 2伏特的電源電壓，控制電壓212的控制電壓范圍可從大約0. 3伏特到大約0. 9伏特，且控制電壓214的控制電壓范圍可從大約0. 9伏特到大約0. 3伏特。由此，例如，如果控制電壓212設置為0. 3伏特，那么控制電壓214可設置為0. 9伏特。因為控制電壓212與214的范圍相同，所以雖然相對于彼此互補，但是名稱“P”與“M”大體上分別指代正和負。控制電壓212與214為DC電壓。在變容器的實施方案，例如VCO或其他電壓控制反饋系統中，此類控制電壓中的一者或多者中可能存在一些耦合自電源噪聲的電壓噪聲或波動。然而，可通過具有差分電壓控制，例如由差分輸入控制電壓212與214改善電源電壓清理。換句話說，因為控制電壓212與214更可能一起移動，即兩者同時正向或負向移動，所以，如果這些控制電壓偏離其設置電壓電平(例如由于所耦合的電源噪聲)，那么此類控制電壓之間的差值可能移動極少(如果并非一點也不移動的話)，這是由于這兩個控制電壓的移位對于這兩者而言方向相同。由此，例如，如果控制電壓212與214受到噪聲注入或耦合，那么此類控制電壓之間的差值可與此類干擾之前的相同。通過使所述差值雖響應于差分控制輸入電壓但穩定，至少實質上減少了由于控制電壓輸入中的擾動、熱變化、電浮動或其他形式的噪聲耦合而產生相位噪聲的可能性。此外，如果出現相位噪聲，那么此類相位噪聲實質上受到限制。同時參考圖2與圖3，如虛線盒215大體上所指示，變容器201到204可形成于相同的阱中，例如n-阱302。在另一實施例中，如分別針對一對變容器201和202以及一對變容器203和204的虛線盒216與217大體上所指示，例如分離阱302的分離阱可用于變容器對。在又一實施例中，可使用針對如虛線盒221到224大體上所指示的變容器201到204中每一者的獨立阱，例如單獨阱302。然而，應理解，由于擴散或摻雜或其組合的差異，MOS裝置操作中可能出現變化。由此，對于約35納米(“nm”)或更小的CMOS過程，減小裝置中此類變化的可能性的配置可能有利。在所描繪的示范性實施例中，A-MOS變容器201到204可經配置以大體上具有相同的操作參數。因而，例如虛線盒215大體上所指示的，在同一阱302中形成所有此類變容器201到204可有助于變容器201到204的形成至少實質上在操作方面是相同的。通過具有至少性能特征實質上等效的變容器201到204，可實施針對變容器電路200的平衡電路。變容器201與202經配置與變容器203與204相反。換句話說，變容器對201與202在第一模式中操作，且變容器對203與204在第二模式中操作，其中所述第二模式與所述第一模式相對于彼此為互補模式。由此，變容器電路200可被視為互補模式,其中差分輸入變容器經配置在積累模式中操作。同時參考圖2與圖3，變容器201的源極/漏極區域303與304連接到源極/漏極節點231，且源極/漏極節點231耦接到控制電壓輸入節點211。同樣，變容器202的源極/漏極區域303與304連接到源極/漏極節點232，所述節點耦接到控制電壓輸入節點211。變容器201的柵極306連接到柵極節點241，且變容器202的柵極306連接到柵極節點 242。
變容器203的柵極306連接到柵極節點243，所述節點耦接到控制電壓輸入節點213。同樣，變容器204的柵極306連接到柵極節點244，所述節點耦接到控制電壓輸入節點213。變容器203的源極/漏極區域303與304連接到源極/漏極節點233，且變容器204的源極/漏極區域303與304連接到源極/漏極節點234。節點233與241耦接到輸出電壓節點250，且節點234與242耦接到輸出電壓節點251。應理解，在變容器電路200為槽路電路的一部分(例如針對VC0)的實施方案中，來源于節點250與251的輸出電壓為正弦電壓。電壓輸出節點250與251處的電壓可被維持為彼此相差至少約180度。因而，名稱“P”用于來自節點250的電壓輸出，即正側輸出電壓(“VoutP”)260，且名稱“M”用于輸出電壓節點251處的輸出電壓，即負側輸出電壓(“ VoutM ”)261。大體上，分別在節點250與251處的輸出電壓260與261為相同的正弦電壓，僅僅維持為彼此相差180度。然而，由于相位噪聲，這180度的相位關系可能存在一些變化。在以下描述中，假定實施針對變容器電路200的平衡電路實施方案。然而，可能存在其中實施非平衡電路以便具有與本文所述的分別位于節點250與251的輸出電壓260與261之間關系不同的關系的應用。由此應理解，可有意地使變容器201到204彼此不同。然而，出于明確性的目的，借助于實例而非限制，將假定使用平衡電路實施方案。圖4A為描繪經AC耦合的差分變容器電路400的示范性實施例的電路圖。變容器電路400可用于針對經AC耦合的差分變容器電路的基于LC諧振器的PLL或其他應用。差分變容器電路400，以及圖2的變容器電路200，通過增加相關的固有變容器C-V曲線增益來提供寬的LC PLL頻率調諧范圍，并使用差分控制電壓布局改進LC PLL電源噪聲抗擾性。另外，相比單一端的控制電壓實施方案，差分控制電壓提供經改進的電源噪聲抗擾性。由此，盡管如本文中所描述可使用單一端的控制電壓實施方案，但是出于明確性的目的描述了差分控制電壓實施例。如先前參看圖2所描述的，差分變容器電路400，如同圖2的變容器電路200，包含變容器201到204，或更具體地說，A-MOS變容器電容器201到204。因而，出于明確性的目的，此處不重復此類描述。另外，互補的變容器結構用以實現差分控制電壓調諧，從而LC VCO可至少實質上不受耦接在電壓控制信號線上的電源噪聲的影響。在變容器電路200與400兩者中，變容器201與202針對差分LC VCO的左側或右側支路分別具有相同功能，且同樣，變容器203與204針對左側與右側支路分別具有相同功能。由此，變容器201與203，以及變容器202與204具有互補的功能。例如，變容器201的源極與漏極區域連接到接收控制電壓P 212，并且變容器201的柵極耦接到LC側，且變容器203的源極與漏極區域耦接到所述LC側，并且變容器203的柵極耦接到接收控制電壓M 214。例如，相對于變容器電路400，LC側在AC耦合409之后。變容器203與變容器201的功能互補，原因是其使用相反的連接性來操作。變容器203的源極與漏極區域連接到LC側，即在由電容器403與電阻器423形成的AC耦合409之后連接到輸出節點250，且變容器203的柵極耦接到控制電壓M 214。同樣，在變容器電路200及400內，變容器202與204相對于彼此具有互補的功能。因而，如下文額外的細節中所描述的，變容器電路200與400為可響應于控制電壓212與214差分地進行調諧的差分變容器電路。
AC耦合，例如由電容器401與電阻器421形成的AC耦合409用于阻斷共模電壓，例如來自固有LC VCO輸出的共模電壓，所述共模電壓等于1/2* (節點260+節點261)。換句話說，在阻斷LC VCO的VoutP與VoutM的共模電壓的同時，允許AC耦合電容，并使用電阻器以將共模電壓設置為基于獨立設計的偏置電壓VCM。更具體地說，電容器401將LC共模電壓(例如LC VCO槽路電路中的)與變容器400的共模電壓隔離。換句話說，電容器401為實施了變容器400的較大電路提供對于變容器電路400的共模電壓的電壓隔離。電阻器與電容器的對在變容器電路400中形成AC耦合。更具體地說，分別與電阻器421到424相關的電容器401到404形成對應的AC耦合，例如由電容器401與電阻器421形成的AC耦合409。如圖4A中說明性地描繪的，電容器401到404可為金屬指針電容器。金屬指針電容器可更容易地實施在使用實施了變容器400的集成電路的一個或一個以上上部金屬層形成電感器的實施方案中。然而，不需使用金屬指針電容器，且可使用例如平行板電容器、容器電容器或其他電容器結構的其他電容器。將共模電壓410提供給共模電壓節點411。共模電壓節點411在電阻器對之間耦接，即在電阻器對421與423與電阻器對422與424之間耦接。電阻器421與423彼此耦接，以及在共模電壓節點411處耦接到電阻器422與424。電阻器421的末端連接到柵極節點241。電容器401的一側連接到柵極節點241，且電容器401的另一側連接到輸出節點250。同樣，電阻器422的一個末端連接到共模電壓節點411且另一末端連接到柵極節點242。柵極節點242連接到電容器402的一側，且電容器402的另一側連接到輸出節點251。電阻器423的一個末端連接到共模電壓節點411，且另一末端連接到源極/漏極節點233，所述節點連接到電容器403的一側。電容器403的另一側連接到輸出節點250。同樣，電阻器424的一個末端連接到共模電壓節點411，且另一末端連接到源極/漏極節點234。電容器404的一側連接到源極/漏極節點234，且另一側連接到輸出節點251。如本文中所描述的AC耦合可用于對變容器電壓，即分別來源于電壓輸出節點250與251的輸出電壓260與261進行重新定位。通過與LC VCO輸出共模電壓(例如其中實施了變容器電路400的槽路電路的LC VCO輸出共模電壓)去耦，可對調諧范圍進行修改，例如進行移動或移位。由此，可通過將內部共模電壓410設置為變容器電路400的高C-V曲線增益區域，來增加變容器電路400的調諧范圍，以實現頻率調諧的較高靈敏度。圖4B為描繪經AC耦合的差分變容器電路450的另一示范性實施例的電路圖。變容器電路450可用于針對經AC耦合的差分變容器電路的基于LC諧振器的PLL或其他應用。圖4B中，輸出電壓260與261分別重新標記為“VcoOutP”與“VcoOutM”，以進一步理解VCO實施方案。差分變容器電路450，如同圖2的變容器電路200與圖4A的變容器電路400，通過增加相關的固有變容器C-V曲線增益來提供寬的LC PLL頻率調諧范圍，以及使用差分控制電壓布局改進LC PLL電源噪聲抗擾性。另外，相比單一端的控制電壓實施方案，差分控制電壓提供經改進的電源噪聲抗擾性。由此，盡管如本文中所描述可使用單一端的控制電壓實施方案，但是出于明確性的目的描述了差分控制電壓實施例。圖2的變容器電路200與圖4A的變容器電路400的許多組件與變容器電路450中的相同，且因而不重復相同的描述。變容器電路450具有雙分叉共模電壓節點，即共模電壓節點411A與411B。節點411A與411B經由控制電路460彼此耦接。換句話說，電阻器423與424經由節點411B直接彼此連接，且電阻器421與422經由節點411A彼此直接連接。然而，電阻器421到424不再如圖4A的變容器電路400中全部直接彼此連接，而是如在參看圖9的額外細節中描述的，經由控制電路460交替地彼此耦接。圖9為描繪控制電路460的示范性實施例的電路圖。控制電路460包含大體上說明性地描繪為開關930與931的極性受控的切換裝置，以及說明性地描繪為固定與可變電阻器的組合的可變電阻。應理解，如大體參考開關930與931所描述，除多極開關(例如晶體管)之外的電路，可經實施用于進行切換。更具體地說，電阻性負載R1，即固定電阻器921連接在例如Vdd 920的電源電壓與第一分壓器節點901之間。電阻性負載R2，即在節點902處串聯連接的可變電阻器922A與922B，連接在第一分壓器節點901與第二分壓器節點903之間。另一電阻性負載R3，即固定電阻器923連接在第二分壓器節點903與例如Vss 929的接地之間。開關930具有分別連接到節點901與903的兩個輸入。而且，開關931具有分別連接到節點901與903但與開關930順序反向的兩個輸入。在開關930響應于第一極性將節點411A連接到節點901時，開關931響應于此類第一極性將節點411B連接到節點903。在開關930響應于與此類第一極性大體相反的第二極性將節點41IA連接到節點903時，開關931響應于此類第二極性將節點411B連接到節點901。電阻性負載R1、R2與R3的電阻器可調整大小，并遞增地進行調節以具有節點411A與411B處出現的各自大體上等于0. 5(VctrlP+VctrlM)的電壓。由此，應理解，電阻性負載Rl、R2與R3提供用于分配Vdd 920以調整共模電壓的分壓器。視電阻器921與923的值以及電阻器922A與922B的經調節的值而定，可選擇性地切換節點901與903處的共模電壓，以響應于極性(即過程偏移的方向)將所述共模電壓施加給共模電壓節點411A與411B，如下文額外的細節中所描述。應理解，分壓器可以(但并非必需)均等地劃分Vdd 920。此外，控制電路460可被視為電阻電橋的一部分。因而，應理解變容器電路(400)能夠阻斷VCO輸出共模電平(“CML”)，并通過使用電阻電橋將此類CML重新集中在變容器裝置的最佳高增益區域；且變容器電路(450)能夠阻斷VCO輸出CML，并通過容納正的或負的過程移位的可編程性來重新集中此類CML。圖5為描繪針對不同過程偏移的多種C-V曲線的示范性實施例的柵極到源極電壓對電容的曲線圖。C-V曲線500具有高增益“G”區域501。高增益區域501是C-V曲線500的大斜率的區域。由此在高增益區域501內，應理解，電容(“C”)可隨柵極到源極電壓(“Vgs”)的微小變化而顯著變化。由此，通過在預定電壓范圍內具有高增益區域501來增加調諧范圍，所述預定電壓范圍可經設置以集中于例如此實例中的Vgs2的目標Vgs。柵極到源極電壓為從變容器的柵極到對應的源極的電壓，例如針對圖2、圖4A與圖4B的變容器201到204。應理解，過程變化可使高增益區域501位于目標電壓范圍之外。過程變化可歸因于例如摻雜或擴散或兩者中的過程移位，或多個鑄造廠或多個制造設備的過程之間的差異，或這些因素的組合。為提供分別例如圖4A和圖4B的變容器電路400與450的變容器電路的寬電容范圍，且由此，例如在LC槽路VCO中實施時提供寬的頻率范圍，能夠移位曲線500以使曲線500的陡斜率部分落在此類目標電壓范圍內是有利的。由此，例如，如果虛線503指示C-V曲線500沿正的柵極到源極電壓方向移位(例如由于過程變化或漂移而圍繞著Vgs3集中)，那么圖4A的變容器電路400的共模電壓410可經設置以移位曲線503，使得此曲線的陡斜率部分落在高增益區域501中，即沿返回Vgs2的負的柵極到源極電壓方向移位曲線503。同樣，但對于相反方向的移位而言，如果虛線502指示C-V曲線500沿負的柵極到源極電壓方向移位(例如由于過程變化或漂移圍繞著Vgsl集中)，那么可設置圖4A的變容器電路400的共模電壓410，使得沿正的柵極到源極電壓方向將C-V曲線502朝向Vgs2進行移位，以使得C-V曲線502的陡斜率部分落在與高增益區域501相關的目標電壓區域內。由此，應理解，由與DC去耦電容器401到404組合的電阻器421到424形成的電阻電橋允許以可編程的方式將圖4A的變容器電路400的C-V曲線移動到目標電壓范圍，使得此類曲線的陡斜率部分落在此類目標電壓范圍內，以便提供可調諧或編程變容器電路400的寬電容范圍。另外，應理解，電容器401到404分別可用于共模電壓410與在節點250與251處分別輸出的正弦電壓的DC去耦。此外應理解，變容器電路200的C-V的總電容范圍得以增加。在另一實施例中，如在圖4B的變容器電路450中，共模電壓可設置為總控制電壓的一半。概括而言，C-V曲線502與503說明性地描繪了由于不同的過程偏移而從參考C-V曲線500偏離的不同的變容器性能，其中最高C-V靈敏度點或范圍隨此過程偏移進行移位。針對不同過程偏移的此最高C-V靈敏度可出現在不同的Vgs值處。并非必須重新設計VCO輸出共模電壓，可使用控制電壓范圍。為使此更為明確，出于明確性的目的且不加限制，下文使用以下實例對針對最高C-V靈敏度的變容器共模的重新集中進行解釋，但應理解也可使用其他值。以組合的形式參看圖4B、圖5與圖9，電阻器421到424可均小于10千歐，且電容器401到404可處在約一個到兩個的皮克法拉(“pF”)的范圍中。例如電阻器421到424可為多晶硅電阻器。對于第一實例，假定針對與C-V曲線502相關的過程偏移，變容器裝置的最高C-V靈敏度在Vgsl=-O. 3V處出現。對于LC槽路側而言，針對Vdd=IV的實施方案假定，VCO輸出電壓260與261均可約為0. 5V。VctrIP 212可假定為從0. 25V變到0. 75V，并集中在0. 5V,且VctrM 214可假定為從0. 75V變到0. 25V，并集中在0. 5V。應理解，此實例中的0. 5*(VctrlP+VctrlM)為 0. 5V。繼續此第一實例，為將用于調諧的LC槽路頻率集中在最高的變容器C-V靈敏度區域，變容器201到204的Vgs等于Vgsl。通過將變容器201與202各者的柵極電壓(“Vg”)設置為約0. 2V，并將變容器203與204各者的源極/漏極電壓(“Vs/d” )設置為約0. 8V,每個變容器201到204的Vgs可為Vgs=-O. 3V。在此實施例中，可使用以下值R1=2千歐、R2=6千歐、R3=2千歐，以及將極性控制設置在下部側，即節點411A經由開關930連接到節點903，且節點411B經由開關931連接到節點901。使用此等設置，可獲得針對全部變容器201到204的最高C-V靈敏度，以針對此實施例提供最寬的可用電容范圍，并且對于LC槽路電路而言，可相對于變容器電路460的此實施例獲得最大的調諧范圍。對于第二實例而言，假定針對與C-V曲線500 (其可為控制曲線)相關的過程偏移，變容器裝置的最高C-V靈敏度在Vgs2=0V處出現。LC槽路側電壓指示為VcoOutP 260與VcoOutM 261，且針對Vdd等于IV的實施方案，共模電壓假定為0. 5V。VctrIP 212可假定為從0. 25V變為0. 75V，并集中在0. 5V，且VctrIM 214可假定為從0. 75V變到0. 25V，并集中在0.5V。應理解，此實例中的0. 5* (VctrlP+VctrlM)可為0. 5V。繼續此第二實例，為將用于調諧的LC槽路頻率集中在最高的變容器C-V靈敏度區域內，變容器201到204的Vgs等于Vgs2。通過將變容器201與202的Vg設置為約0. 5V,且通過將變容器203與204的Vs/d設置為約0. 5V，全部變容器201到204的Vgs可大體上等于0V。對于此實例而言，通過設置Rl等于2千歐、R2等于0、R3等于2千歐，并將極性控制設置為上部側，即節點411A經由開關930連接到節點901且節點411B經由開關931連接到節點903，可獲得此等設置。使用此等設置，可獲得針對全部變容器201到204的最高C-V靈敏度，以針對此實施例提供最寬的可用電容范圍，且對于LC槽路電路而言，可相對于變容器電路460的此實施例獲得最大的調諧范圍。對于第三實例而言，假定變容器裝置的最高C-V靈敏度在Vgs3=0. 3V處出現。針對Vdd=IV的實施方案，LC槽路側VcoOutP 260與VcoOutM 261共模電壓可假定為0. 5V。VctrIP 212可假定為從0. 25V變到0. 75V，并集中在0. 5V，且VctrM 214可假定為從0. 75V變到0. 25V，并集中在0. 5V。在此實施例中，0.5* (VctriP+VctrlM)可為0. 5V。繼續此第三實例，為將用于調諧的LC槽路頻率集中在最高的變容器C-V靈敏度區域中，變容器201到204的Vgs等于Vgs3。通過將變容器201與202的Vg設置為約0. 8V,且通過將變容器203與204的Vs/d設置為約0. 2V，全部變容器201到204的Vgs可大體上等于0. 3V。對于此實例而言，通過設置Rl等于2千歐、R2等于6千歐、R3等于2千歐，并將極性控制設置為上部側，即節點411A經由開關930連接到節點901且節點411B經由開關931連接到節點903，可獲得此等設置。使用此等設置，可獲得針對全部變容器201到204的最高C-V靈敏度，以針對此實施例提供最寬的可用電容范圍，且對于LC槽路電路而H，可相對于變容器電路460的此實施例獲得最大的調諧范圍。圖6為描繪對例如圖4A和圖4B的變容器電路400與450的變容器電路進行仿真的示范性實施例的柵極到源極電壓對電容的曲線圖。曲線601、602、603、604與605示出多種經AC耦合的共模效果，即針對變容器電路400的仿真，將共模電壓分別設置為0伏特、
0.3伏特、0. 6伏特、0. 8伏特與1.1伏特。圖6中的X軸為針對例如設置為0. 6伏特的共模差分控制電壓的差分控制電壓掃描。因而，應理解，具有內部AC耦合共模電壓的差分變容器電路400可將此類共模電壓設置為單一變容器裝置C-V曲線具有其最大斜率，即C-V曲線高增益范圍或部分時的值。由此，差分內部AC耦合共模設置可影響差分變容器電路400的總體調諧范圍。當然，針對具體過程的最佳設置可隨不同應用發生變動，但可經由仿真大體上進行識別。在圖6中，曲線603示出變容器電路400的仿真，其中，通過調諧針對設置為0. 6伏特的用于AC耦合的內部共模電壓，以及設置為0. 6伏特的差分控制電壓信號共模的性能，來獲得此類C-V曲線。此針對AC耦合的內部共模設置針對此示范性實施例大致具有最高C-V曲線增益，這是由于此設置有效地使每一單個變容器201到204具有接近于0伏特的柵極到源極電壓以及可針對高C-V曲線增益與調諧靈敏度立即變為正或負的柵極到源極電壓。在此示范性實施例中，電容器調諧范圍為從375飛法拉(“fF”)到483fF，其控制電壓掃描范圍與單一端的控制電壓實施方案中的類似。因而，應了解，變容器電路400的電容范圍，即此類變容器C-V曲線增益與調諧靈敏度的范圍可約為常規單一端擺幅范圍的兩倍。由此，應理解，變容器201到204中任一者的單獨的固有電容范圍小于圖2與圖4各自的變容器電路200與400的電容范圍。而且，變容器電路200與400的電容范圍可約為以類似方式定位的單一端變容器的范圍的兩倍。圖7為描繪可編程電壓控制振蕩流程700的示范性實施例的流程圖。在701中，向第一對變容器提供第一控制電壓，且向第二對變容器提供第二控制電壓。此類變容器對可為圖2與圖4各自的變容器電路200與400的電容器對。所述第一控制電壓具有第一電壓范圍，且所述第二控制電壓具有第二電壓范圍。所述第一電壓范圍與所述第二電壓范圍與變容器的柵極到源極電壓范圍相關。更具體地說，所述第一電壓范圍與所述第二電壓范圍與變容器的柵極到源極電壓范圍相關，即目標電壓范圍，在所述范圍內，C-V曲線具有其高電容增益范圍。經組合的所述第一控制電壓與所述第二控制電壓提供差分輸入控制電壓。應理解，所述第一控制電壓與所述第二控制電壓可為圖2與圖4各自的控制電壓212與 214。在702中，在第一模式中操作第一對變容器，例如圖4A和圖4B的變容器201與202，且在第二模式中操作第二對變容器，例如圖2與圖4的變容器203與204。如先前本文所述的，所述第一模式與所述第二模式為互補模式。與所述互補模式組合的差分輸入提供高電容增益范圍，所述高電容增益范圍與經組合的第一對變容器與第二對變容器的操作相關。視情況，在703中，可向耦接到本文中所描述的第一對變容器與第二對變容器的電阻電橋提供共模電壓。視情況，在704中，如果在703中提供共模電壓，那么可設置此類共模電壓以沿正的或負的柵極到源極電壓方向將高電容增益范圍移位或以其他方式移動到目標柵極到源極電壓范圍內。如先前本文所述，此類移位可為半導體過程變化的響應。此夕卜，視情況在704中，如先前參看圖4B所描述，可將此類共模電壓作為經分配的電源電壓的分離的部分進行提供。如先前所描述，如果存在任何過程偏移，可響應于過程偏移，選擇性地提供此類分離的部分。視情況在705中，如本文中其他地方所描述，可通過AC耦合來使用共模電壓的DC電壓隔離。AC耦合隔離了第一正弦輸出電壓與第二正弦輸出電壓的共模電壓。在706中，第一正弦電壓與第二正弦電壓可為輸出。可響應于701中提供的差分控制電壓輸入，對此類正弦電壓的頻率進行編程，其中所述可編程的頻率范圍響應于高電容增益范圍。第一與第二正弦輸出電壓可維持為相對于彼此至少相差約180度。而且，此類可編程的頻率范圍可響應于將例如圖4A和圖4B各自的變容器電路400與450的變容器電路的C-V曲線的陡斜率部分移位到目標柵極到源極電壓范圍內。圖8為描繪VCO 800的示范性實施例的電路圖。VCO 800可包含例如圖2、圖4A以及圖4B各自的變容器電路200、400或450的變容器電路。電感器電路801可在輸出節點250與251處與變容器電路200或400并聯耦接。一對n型交叉耦合晶體管810的漏極區域分別連接到輸出節點250與251。更明確而言，晶體管811的漏極區域連接到輸出節點251，且晶體管812的漏極區域連接到輸出節點250。晶體管811與812的源極區域可連接到n型偏壓晶體管815的漏極區域，其可用于響應于偏置電壓816而將“尾”電流耦接到接地。偏壓晶體管815的柵極經耦接以接收偏置電壓816，且偏壓晶體管815的源極區域耦接到接地817。晶體管812的柵極可連接到輸出節點251，且晶體管811的柵極可連接到輸出節點250。另外，輸出電壓260與261可分別來源于輸出節點250與251，且此類電壓為正弦電壓，并可相對于彼此大體上相差180度。可使用一個或一個以上常規的平面螺旋電感器來實施電感器電路801，所述平面螺旋電感器是使用實施了 VCO 800的集成電路中的上部金屬層或頂部金屬層來形成的。在另一實施例中，位于整合有VCO 800的集成電路的外部的離散電感器可以耦接到節點250與251，例如通過導線接合。由此，VCO 800可為實施在單個集成電路中的單片電路裝置，或可具有導線接合到集成電路的外部電感器以形成VCO 800的其余部分。在實施例中，可視情況包含一對交叉耦合p型晶體管820。在另一實施例中，可省略晶體管820，且節點250與251可直接連接到例如Vdd 850的電源電壓節點。然而，使Vdd短路到電感器電路801的共模并不提供與包含一對交叉耦合p型晶體管同樣多的電阻補償。因而，借助于實例而非限制，出于明確性的目的應在以下描述中假定，實施了此類交叉耦合P型晶體管820。P型晶體管821的柵極可連接到輸出節點251，且p型晶體管822的柵極可連接到輸出節點250。p型晶體管821的漏極區域連接到輸出節點250，且p型晶體管822的漏極區域連接到輸出節點251。p型晶體管821與822的源極區域可耦接到例如Vdd 850的電源電壓節點。在另一實施例中，可以使用非常“干凈”的PLL電源電壓，例如可經由在內部形成有VCO 800的集成電路管芯的外部觸點來提供。由此應理解，VCO 800的電源電壓不需受限于Vdd的電源電壓電平，而且可超過Vdd的電源電壓電平，以便具有更強的擺幅，且由此更易于在操作的飽和區內維持某個狀態。相對于FPGA實施方案，且具體來說是可從加利福尼亞的圣何塞(San Jose, California)的賽靈思公司(Xilinx, Inc.)獲得的FPGA,可使用針對PLL的電源觸點VCC。因而，應理解，可在PLL或使用VCO的其他裝置中實施VCO800。LC槽路節點250與251可與變容器電路200、400以及450的輸出節點250與251相同。然而，應進一步理解，如先前本文所描述，變容器電路200、400或450的控制節點對于輸入到各自的差分信號輸入而言形成為VCO 800的一部分。此外，參看變容器電路400與450，如先前本文所描述，當在VCO 800中實施時，一個或多個共模電壓控制節點可分別視情況用于提供共模電壓。另外，應理解，可向對應的緩沖電路提供輸出電壓260與261，以便清理那些信號。由于此類緩沖電路眾所周知，因此本文中將不以多余細節對其進行描述。在前文依據本發明的一個或一個以上方面描述示范性實施例時，可在不脫離其范圍的情況下設計依據本發明的一個或一個以上方面的其他及進一步實施例，其由以下的權利要求及其等效物來確定。列舉步驟的權利要求并不暗示所述步驟的任何順序。商標為其對應所有者的所有物。
權利要求
1.一種變容器電路，包括第一變容器、第二變容器、第三變容器以及第四變容器；其中所述第一變容器的第一源極-漏極節點耦接到第一輸入節點；所述第二變容器的第二源極-漏極節點耦接到所述第一輸入節點；所述第一變容器的第一柵極節點耦接到第一輸出節點；所述第二變容器的第二柵極節點耦接到第二輸出節點；所述第三變容器的第三柵極節點耦接到第二輸入節點；所述第四變容器的第四柵極節點耦接到所述第二輸入節點；所述第三變容器的第三源極-漏極節點耦接到所述第一輸出節點；以及所述第四變容器的第四源極-漏極節點耦接到所述第二輸出節點。
2.根據權利要求1所述的變容器電路，其中所述第一變容器、所述第二變容器、所述第三變容器以及所述第四變容器為積累模式的MOS電容器。
3.根據權利要求1或2所述的變容器電路，其中所述第一輸入節點與所述第二輸入節點分別用于接收第一控制電壓與第二控制電壓以用作差分輸入；以及所述第一輸出節點與所述第二輸出節點分別用于提供第一輸出電壓與第二輸出電壓。
4.根據權利要求3所述的變容器電路，其中所述第一輸出電壓與所述第二輸出電壓為正弦電壓；所述第一控制電壓與所述第二控制電壓為DC電壓；以及所述第一輸出電壓與所述第二輸出電壓相對于彼此至少相差約180度。
5.根據權利要求2至4中任一權利要求所述的變容器電路，其中所述積累模式MOS電容器均具有彼此連接的η型源極區域與η型漏極區域以用于分別提供所述第一源極-漏極節點、所述第二源極-漏極節點、所述第三源極-漏極節點以及所述第四源極-漏極節點。
6.根據權利要求5所述的變容器電路，其中，所述第一變容器、所述第二變容器、所述第三變容器以及所述第四變容器中的每一者的所述η型源極區域與所述η型漏極區域位于 η型阱中，所述η型阱為所述第一變容器、所述第二變容器、所述第三變容器以及所述第四變容器中的每一者提供主體區域。
7.根據權利要求1至6中任一權利要求所述的變容器電路，另外包括電阻電橋，所述電阻電橋耦接到所述第一柵極節點、所述第二柵極節點、所述第三源極-漏極節點以及所述第四源極-漏極節點；所述電阻電橋包含至少一個共模電壓節點；以及經耦接以用于DC去耦的電容器，所述DC去耦是指在所述至少一個共模電壓節點處的共模電壓與分別位于所述第一輸出節點和所述第二輸出節點處的第一正弦電壓和第二正弦電壓的DC去耦。
8.根據權利要求7所述的變容器電路，其中所述電阻電橋包含在所述第一柵極節點與所述第三源極-漏極節點之間彼此耦接的第一電阻器與第二電阻器；在所述第二柵極節點與所述第四源極-漏極節點之間彼此耦接的第三電阻器與第四電阻器；所述第一電阻器、所述第二電阻器、所述第三電阻器以及所述第四電阻器在所述共模電壓節點處彼此連接，以將所述共模電壓耦接到所述第一柵極節點、所述第二柵極節點、所述第三源極-漏極節點以及所述第四源極-漏極節點中的每一者；所述電容器包含第一電容器，所述第一電容器耦接在所述第一輸出節點與所述第一柵極節點之間； 第二電容器，所述第二電容器耦接在所述第二輸出節點與所述第二柵極節點之間； 第三電容器，所述第三電容器耦接在所述第一輸出節點與所述第三源極-漏極節點之間；以及第四電容器，所述第四電容器耦接在所述第二輸出節點與所述第四源極-漏極節點之間。
9.根據權利要求7所述的變容器電路，其中所述電阻電橋包含第一電阻器與第二電阻器，彼此連接在所述至少一個共模電壓節點的第一共模電壓節點處的所述第一柵極節點與所述第二柵極節點之間；第三電阻器與第四電阻器，彼此連接在所述至少一個共模電壓節點的第二共模電壓節點處的所述第三源極-漏極節點與所述第四源極-漏極節點之間；所述第一電阻器與所述第二電阻器經由連接到所述第一共模電壓節點與所述第二共模電壓節點的控制電路，以耦接到所述第三電阻器與所述第四電阻器；所述控制電路具有在電源電壓與接地之間耦接的可調節電阻的分壓器；所述控制電路另外具有切換電路，用于選擇性地進行以下操作將所述分壓器的第一分壓器節點的第一分解電壓耦接到所述第一共模電壓節點；將所述分壓器的第二分壓器節點的第二電壓耦接到所述第二共模電壓節點；以及將所述分壓器的所述第一分壓器節點的所述第一分解電壓耦接到所述第二共模電壓節點；以及將所述分壓器的所述第二分壓器節點的所述第二電壓耦接到所述第一共模電壓節點；并且所述電容器包含第一電容器，所述第一電容器耦接在所述第一輸出節點與所述第一柵極節點之間； 第二電容器，所述第二電容器耦接在所述第二輸出節點與所述第二柵極節點之間； 第三電容器，所述第三電容器耦接在所述第一輸出節點與所述第三源極-漏極節點之間；以及第四電容器，所述第四電容器耦接在所述第二輸出節點與所述第四源極-漏極節點之間。
10.根據權利要求1至9中任一權利要求所述的變容器電路，其中所述變容器電路在所述第一輸出節點與所述第二輸出節點處與電感器電路并聯耦接，且另外包括第一對交叉耦合晶體管，所述第一對交叉耦合晶體管在所述第一輸出節點與所述第二輸出節點處耦接到所述變容器電路與所述電感器電路；偏壓晶體管，所述偏壓晶體管耦接在所述第一對交叉耦合晶體管與接地之間；以及所述偏壓晶體管的柵極，所述偏壓晶體管的所述柵極經耦接用于接收偏置電壓。
11.一種提供可編程電壓控制振蕩的方法，包括向第一對變容器提供第一控制電壓；向第二對變容器提供第二控制電壓；其中所述第一控制電壓具有第一電壓范圍；其中所述第二控制電壓具有第二電壓范圍；其中所述第一電壓范圍與所述第二電壓范圍與具有高電容增益范圍的柵極到源極電壓范圍相關；其中經組合的所述第一控制電壓與所述第二控制電壓提供差分輸入；在第一模式中操作所述第一對變容器；在第二模式中操作所述第二對變容器；其中所述第一模式與所述第二模式為互補模式；其中與所述互補模式組合的所述差分輸入提供所述高電容增益范圍，所述高電容增益范圍與經組合的所述第一對變容器與所述第二對變容器的操作相關；以及輸出第一正弦輸出電壓與第二正弦輸出電壓，所述第一正弦輸出電壓與所述第二正弦輸出電壓具有響應于所述差分輸入來編程的頻率，且具有可響應于所述高電容增益范圍的頻率范圍。
12.根據權利要求11所述的方法，另外包括向耦接到所述第一對變容器與所述第二對變容器的所述電阻電橋提供共模電壓；設置所述共模電壓的電壓，以響應于半導體過程變化而將所述高電容增益范圍移動到所述柵極到源極電壓范圍；以及DC電壓隔離所述共模電壓，來達成所述第一正弦輸出電壓與所述第二正弦輸出電壓的 AC稱合以用于所述輸出。
13.根據權利要求12所述的方法，其中所述向所述電阻電橋提供所述共模電壓包含分配電源電壓，以提供第一共模電壓部分與第二共模電壓部分；以及選擇性地向所述電阻電橋的相應共模電壓節點提供所述第一共模電壓部分與所述第二共模電壓部分來作為所述共模電壓，以用于重新集中與所述共模電壓相關的共模電平， 所述電阻電橋的所述相應共模電壓節點分別耦接到所述第一對變容器與所述第二對變容
全文摘要
描述一種變容器電路(200)以及電壓控制振蕩。所述變容器電路(200)包含第一變容器(201)、第二變容器(202)、第三變容器(203)以及第四變容器(204)。與所述第一變容器(201)相關的第一源極-漏極節點(231)以及與所述第二變容器(202)相關的第二源極-漏極節點(232)耦接到第一輸入節點(211)。所述第一變容器(201)的第一柵極節點(241)耦接到第一輸出節點(250)。所述第二變容器(202)的第二柵極節點(242)耦接到第二輸出節點(251)。所述第三變容器(203)的第三柵極節點(243)以及所述第四變容器(204)的第四柵極節點(244)耦接到第二輸入節點(213)。與所述第三變容器(203)相關的第三源極-漏極節點(233)耦接到所述第一輸出節點(250)。與所述第四變容器(204)相關的第四源極-漏極節點(234)耦接到所述第二輸出節點(251)。在其他實施例中，變容器電路(400、450)阻斷并重新集中VCO輸出CML。
文檔編號H03J3/20GK103004087SQ201180029213
公開日2013年3月27日 申請日期2011年3月21日 優先權日2010年4月13日
發明者姜學文 申請人:吉林克斯公司