專利名稱：低功耗待機電路及具有該電路的電器設備的制作方法
技術領域：
本實用新型屬于電力電子技術領域，具體地說，是涉及一種低功耗待機電路及具有該電路的電器設備。
背景技術：
隨著節能環保要求的不斷提高，現有電器設備一般都設置有低功耗待機電路，在電器設備進入待機狀態時，低功耗待機電路工作，在不影響待機電路工作要求的基礎上實現電路的低功耗。現有電器設備中的低功耗待機電路大多是采用單片機等微處理器實現待機控制， 因此，需要編寫控制程序，并預先燒寫在微處理中，低功耗待機控制的復雜性和控制成本較高，且生產效率較低。
發明內容本實用新型的目的之一在于提供一種低功耗待機電路，采用開關管對電路供電電源進行開關控制，在實現低功耗待機的同時，降低電路控制的復雜性和電路成本。為解決上述技術目的，本實用新型采用以下技術方案予以實現—種低功耗待機電路，包括待機控制信號輸入端，若干個主電源供電端及若干個工作電路供電端，還包括有至少一路開關電路，開關電路包括有初級NMOS管，其柵極連接其中一個主電源供電端，源極連接待機控制信號輸入端，漏極一方面連接其中一個主電源供電端，另一方面與至少一個次級NMOS管的柵極相連接；次級匪OS管的漏極連接其中一個主電源供電端，其源極連接其中一個工作電路供電端。如上所述的低功耗待機電路，所述初級NMOS管的柵極通過第一上拉電阻連接其中一個主電源供電端。如上所述的低功耗待機電路，所述初級NMOS管的漏極分別與兩個次級NMOS管的柵極相連接。如上所述的低功耗待機電路，所述初級NMOS管的漏極連接5V主電源供電端，所述兩個次級NMOS管的漏極分別連接I. 8V主電源供電端和I. OV主電源供電端。如上所述的低功耗待機電路，所述低功耗待機電路包括至少兩路開關電路，其中一路開關電路包括有NPN型三極管，其基極連接所述待機控制信號輸入端，其集電極一方面連接其中一個主電源供電端，另一方面與至少一個次級PMOS管的柵極相連接，其發射極接地；次級PMOS管的源極連接其中一個主電源供電端，其漏極連接其中一個工作電路供電端。如上所述的低功耗待機電路，所述NPN型三極管的基極通過限流電阻連接所述待機控制信號輸入端。如上所述的低功耗待機電路，所述NPN型三極管的集電極通過第二上拉電阻連接其中一個主電源供電端。[0013]如上所述的低功耗待機電路，所述NPN型三極管的集電極分別與兩個次級PMOS管的柵極相連接。如上所述的低功耗待機電路，所述NPN型三極管的集電極連接12V主電源供電端， 所述兩個次級PMOS管的源極分別連接12V主電源供電端和5V主電源供電端。本實用新型的目的之二是提供一種電器設備，該電器設備中設置有上述所述的低功耗待機電路，從而可以降低整個電器設備的成本，提高設備生產效率。與現有技術相比，本實用新型的優點和積極效果是本實用新型通過采用MOS管及三極管等開關管對電路供電電源進行開關控制，實現了真正的低功耗待機，同時避免了采用單片機等微處理進行控制的復雜性，提高了生產效率，降低了成本。結合附圖閱讀本實用新型的具體實施方式
后，本實用新型的其他特點和優點將變得更加清楚。
圖I是本實用新型低功耗待機電路一個實施例的電路原理圖。
具體實施方式
以下結合附圖對本實用新型的具體實施方式
進行詳細的描述。本實用新型針對現有低功耗待機電路主要采用單片機等微處理進行控制時存在的因需要編寫和燒寫程序而導致控制復雜、效率較低的問題，以及采用微處理成本較高的問題，提出了一種采用MOS管及三極管等開關管進行開關控制的低功耗待機電路，有效解決餓現有技術存在的上述問題。圖I所示為本實用新型低功耗待機電路一個實施例的電路原理圖。如圖I所示，該實施例的低功耗待機電路包括有一個待機控制信號輸入端ro#，五個主電源所輸出的主電源供電端12VD、5VD、3. 3VD、1.8VD及1.0VD，還包括有四個為其他工作電路提供工作電壓的工作電路供電端12VS、5VS、1. 8VS及I. OVS0要實現低功耗待機，目的是在外部要求進入低功耗待機狀態時，切斷大部分待機工作電路的供電，從而降低系統的功耗。考慮到系統中待機工作電路的供電電壓主要集中在12V、5V、1. 8V及I. 0V，為此，該實施例的低功耗待機電路中設置了兩路開關電路，分述如下第一路開關電路，包括有初級NMOS管Q4，Q4的柵極、即pinl連接3. 3VD主電源供電端，Q4的源極、即pin2連接待機控制信號輸入端H)#，而Q4的漏極、即pin3 —方面通過直接或通過第一上拉電阻R61連接5VD主電源供電端，另一方面分別與兩個次級NMOS管Q5 及Q6的柵極、即Q5的pinl和Q6的pinl相連接。而且，次級NMOS管Q5的漏極、即pin3 連接I. 8VD主電源供電端，Q5的源極、即pin2連接I. 8VS工作電路供電端；次級NMOS管Q6 的漏極、即pin3連接I. OVD主電源供電端，Q6的源極、S卩pin2連接I. OVS工作電路供電端。第二路開關電路，包括有NPN型三極管Ql，Ql的基極、即pinl直接或通過限流電阻R58連接待機控制信號輸入端H)#，Ql的集電極、即pin3 —方面直接或通過第二上拉電阻R56連接12VD主電源供電端，另一方面分別與兩個次級PMOS管Q2及Q3的柵極、即Q2的 Pinl和Q3的pinl相連接，Ql的發射極、即pin2接地。而次級PMOS管Q2的源極、即pin2連接12VD主電源供電端，Q2的漏極、即pin3連接12VS工作電路供電端；次級PMOS管Q3 的源極、即Pin2連接5VD主電源供電端，Q3的漏極、即pin3連接5VS工作電路供電端。上述電路的工作過程如下在系統電路正常工作的情況下，也即非待機時，PD#信號為高電平，此時，Ql導通， Ql的pin3輸出的PDl信號為低電平。在PDl低電平信號的控制下，Q2和Q3這兩個PMOS 管導通，使得12VD接通12VS，5VD接通5VS，為工作電路中采用5V和12V供電的電路部分提供工作電壓，該部分電路正常工作。同時，由于PD#為高電平，此時，Q4關斷，TO2#信號通過5VD的作用而為高電平。在該高電平信號的作用下，Q5和Q6這兩個NMOS管均導通，使得I. 8VD接通I. 8VS，I. OVD接通I. 0VS，為工作電路中采用I. 8V和I. OV供電的電路部分提供工作電壓，該部分電路正常工作。在需要進入待機狀態時，待機控制信號輸入端輸入的PD#信號為低電平，此時，Ql 截止，Ql的Pin3輸出的PDl信號為高電平。在PDl高電平信號的控制下，兩個PMOS管Q2 和Q3均關斷，使得12VD與12VS斷開，5VD與5VS斷開，從而切斷了為工作電路中采用5V和 12V供電的電路部分的工作電壓，該部分電路停止工作。同時，由于PD#為低電平，此時，Q4 導通，Q4的pin3輸出的TO2#信號為低電平。在該低電平信號的作用下，兩個NMOS管Q5 和Q6均關斷，使得I. 8VD與I. 8VS斷開，I. OVD與I. OVS斷開，從而切斷為工作電路中采用 I. 8V和I. OV供電的電路部分的工作電壓，該部分電路也停止工作。由于系統工作電路供電端的12VS、5VS、1.8VS及1.0VS電源均斷開，不能提供相應的供電電壓，對應的工作電路停止工作，從而減少了電路功耗，實現了低功耗待機。上述實施例以存在兩路開關電路的低功耗待機電路為例，實際并不局限于兩路， 可以僅是一路，或者是更多路。在開關電路中，初級MOS管或三極管所連接的次級MOS管也不局限于兩個，可以是一個或者在帶負載能力允許范圍內的更多個。上述低功耗待機電路可以在電視機、機頂盒等電器設備中應用，以降低整個電器設備的能耗，降低低功耗待機控制復雜性，提高設備生產效率。以上實施例僅用以說明本實用新型的技術方案，而非對其進行限制；盡管參照前述實施例對本實用新型進行了詳細的說明，對于本領域的普通技術人員來說，依然可以對前述實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或替換，并不使相應技術方案的本質脫離本實用新型所要求保護的技術方案的精神和范圍。
權利要求1.一種低功耗待機電路,包括待機控制信號輸入端,若干個主電源供電端及若干個工作電路供電端，其特征在于，還包括有至少一路開關電路，開關電路包括有初級NMOS管，其柵極連接其中一個主電源供電端，源極連接待機控制信號輸入端，漏極一方面連接其中一個主電源供電端，另一方面與至少一個次級NMOS管的柵極相連接；次級NMOS管的漏極連接其中一個主電源供電端，其源極連接其中一個工作電路供電端。
2.根據權利要求I所述的低功耗待機電路，其特征在于，所述初級NMOS管的柵極通過第一上拉電阻連接其中一個主電源供電端。
3.根據權利要求I或2所述的低功耗待機電路，其特征在于，所述初級NMOS管的漏極分別與兩個次級NMOS管的柵極相連接。
4.根據權利要求3所述的低功耗待機電路，其特征在于，所述初級NMOS管的漏極連接 5V主電源供電端，所述兩個次級NMOS管的漏極分別連接I. 8V主電源供電端和I. OV主電源供電端。
5.根據權利要求I所述的低功耗待機電路，其特征在于，所述低功耗待機電路包括至少兩路開關電路，其中一路開關電路包括有NPN型三極管，其基極連接所述待機控制信號輸入端，其集電極一方面連接其中一個主電源供電端，另一方面與至少一個次級PMOS管的柵極相連接，其發射極接地；次級PMOS管的源極連接其中一個主電源供電端，其漏極連接其中一個工作電路供電端。
6.根據權利要求5所述的低功耗待機電路，其特征在于，所述NPN型三極管的基極通過限流電阻連接所述待機控制信號輸入端。
7.根據權利要求5所述的低功耗待機電路，其特征在于，所述NPN型三極管的集電極通過第二上拉電阻連接其中一個主電源供電端。
8.根據權利要求5至7中任一項所述的低功耗待機電路，其特征在于，所述NPN型三極管的集電極分別與兩個次級PMOS管的柵極相連接。
9.根據權利要求8所述的低功耗待機電路，其特征在于，所述NPN型三極管的集電極連接12V主電源供電端，所述兩個次級PMOS管的源極分別連接12V主電源供電端和5V主電源供電端。
10.一種電器設備，其特征在于，所述電器設備具有上述權利要求I至9中任一項所述的低功耗待機電路。
專利摘要本實用新型公開了一種低功耗待機電路及具有該電路的電器設備。低功耗待機電路包括待機控制信號輸入端，若干個主電源供電端及若干個工作電路供電端，還包括有至少一路開關電路，開關電路包括有初級NMOS管，其柵極連接其中一個主電源供電端，源極連接待機控制信號輸入端，漏極一方面連接其中一個主電源供電端，另一方面與至少一個次級NMOS管的柵極相連接；次級NMOS管的漏極連接其中一個主電源供電端，其源極連接其中一個工作電路供電端。本實用新型的低功耗待機電路采用開關管對電路供電電源進行開關控制，在實現低功耗待機的同時，降低電路控制的復雜性和電路成本。
文檔編號H03K17/687GK202353539SQ201120468898
公開日2012年7月25日 申請日期2011年11月23日 優先權日2011年11月23日
發明者劉永波 申請人:青島海信寬帶多媒體技術有限公司