專利名稱：實現整數階與分數階自動切換混沌系統的電路的制作方法
技術領域：
本實用新型涉及一種利用模擬電路實現自動切換混沌系統的電路，具體地講，涉及一種實現整數階與分數階自動切換混沌系統的模擬電路。
背景技術：
用模擬電路實現整數階混沌系統的方法文獻中有較多的報道，用模擬電路實現分數階混沌系統的方法文獻中也有報道，實現自動切換混沌系統的方法與電路文獻也有報道，但用模擬電路實現整數階與分數階的自動切換混沌系統方法及電路卻未見報道，因為整數階與分數階自動切換的混沛系統比整數階混沛系統、分數階混沛系統及自動切換系統都復雜，集中了三者的優越性，因此，提出一種整數階與分數階自動切換混沌系統的設計方法，并用模擬電路實現這種混沌系統，對于這種混沌系統的應用具有重要的意義。
發明內容本實用新型要解決的技術問題是提供一種整數階與分數階自動切換混沌系統的模擬電路。本實用新型采用如下技術手段實現目的實現整數階與分數階自動切換混沌系統的電路，其特征是在于，包括運算放大器U1、U2、U3與乘法器U4、U5及電壓比較器U6和模擬開關U7、U8，所述運算放大器Ul連接電壓比較器U6，模擬開關U7、U8，乘法器U4、U5，所述電壓比較器U6連接模擬開關U7、U8，所述乘法器U4連接運算放大器U2，所述運算放大器U2連接模擬開關U7，所述乘法器U5連接運算放大器U3，所述運算放大器U3連接模擬開關U8 ；所述運算放大器Ul的第I引腳通過電阻Rx與第2引腳相接，通過電阻Rl與運算放大器Ul的第6引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳先接電阻Rcll與電容Cll的并聯后，再接電阻Rcl2與電容C12的并聯，又接電阻Rcl3與電容C13的并聯后，與模擬開關U7第4引腳相接，通過電容ClO與模擬開關U7的第5引腳相接，第7引腳與電壓比較器U6的第9引腳相接，與乘法器U4的第I引腳相接，與模擬開關U7的第9引腳相接，與乘法器U5的第1，3引腳相接，通過電阻R22與運算放大器U2第2引腳相接，第8引腳通過電阻R25與運算放大器Ul第9引腳相接，第9引腳通過電阻R24和電位器R12與運算放大器Ul第2引腳相接，通過電阻R24和電位器R23與運算放大器U2第2引腳相接，通過電阻R24與模擬開關U7第10引腳相接，第13引腳通過電阻R13與運算放大器Ul第7引腳相接，通過電阻R14與運算放大器Ul第14引腳相接，與乘法器U4的第I引腳相接，與模擬開關U7的第8引腳相接，與乘法器U5的第I引腳、第3引腳相接，第14引腳通過電位器Rll與運算放大器Ul第2引腳相接；所述運算放大器U2的第I引腳通過電阻Ry與第2引腳相接，通過電阻R2與運算放大器U2的第6引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳先接電阻Rc21與電容C21的并聯后，再接電阻Rc22與電容C22的并聯，又接電阻Rc23與電容C23的并聯后，與模擬開關U7第13引腳相接，，通過電容C20與模擬開關U7的第12引腳相接，第7引腳與模擬開關U7第9引腳相接，第8引腳與模擬開關U8的第8引腳相接，第9引腳先接電阻Rc33與電容C33的并聯，再接電阻Rc32與電容C32的并聯，又接電阻Rc31與電容C31的并聯后，與模擬開關U8第4引腳相接，，通過電容C30與模擬開關U8的第5引腳相接，第13引腳通過電阻R33與乘法器U4第3引腳相接，通過電阻R33與模擬開關U8第8引腳相接，通過電阻R34與運算放大器U2第14引腳相接，第14引腳接乘法器U4的第3引腳，通過電位器R32與運算放大器U3第2引腳相接；所述運算放大器U3第I引腳通過電阻Rz與第2引腳相接，通過電阻R31與運算放大器U2的第9引腳相接，運算放大器U3第2引腳通過電阻R32接運算放大器U2的14引腳，第3引腳接地，第4引腳接￥0，第5、6、7、8、9、10、12、13、14引腳均懸空，第11引腳接VEE ；所述乘法器U4的第I引腳接運算放大器Ul的第7引腳，第3引腳接運算放大器U2的第14引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳接通過電阻R21接運算放大器U2的第2引腳，第8引腳接VCC ；所述乘法器U5的第1、3引腳接運算放大器Ul的第7引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳接通過電阻R31接運算放大器U3的第2引腳，第8引腳接VCC ;所述電壓比較器U6的第1、2、4、5、6、7、9、10、11、12、13引腳懸空，第3引腳接乂0；第8引腳通過電阻R02與模擬開關U7的第I引腳、模擬開關U8的第I引腳相接，第12引腳接VEE，第14引腳通過二極管Dl與模擬開關U7的第I引腳、模擬開關U8的第I引腳相接，通過電阻ROl接VCC ；所述模擬開關U7的第I引腳通過電阻R02接電壓比較器U6的第8引腳，第2引腳接VCC，第3引腳接VEE，第4引腳通過分數階積分單元接運算放大器Ul的6引腳，第5引腳通過電容ClO接運算放大器Ul的6引腳，第8引腳接運算放大器Ul的7引腳，第9引腳接運算放大器U2的7引腳，第12引腳通過電容C20接運算放大器U2的6引腳，第13引腳通過分數階積分單元接運算放大器U2的6引腳，第14引腳接VCC，第15、16引腳接地；所述模擬開關U8的第I引腳通過電阻R02接電壓比較器U6的第8引腳，第2引腳接VCC，第3引腳接VEE，第4引腳通過分數階積分單元接運算放大器U2的9引腳，第5引腳通過電容C30接運算放大器U2的9引腳，第8引腳接運算放大器U2的8引腳，第14引腳接VCC，第15、16引腳接地。
圖I為本發明優選實施例的電路連接結構示意圖。圖2為運算放大器Ul外圍電路結構示意圖。圖3為運算放大器U2和乘法器U4外圍電路結構示意圖。圖4為運算放大器U3和乘法器U5外圍電路結構示意圖。圖5為電壓比較器U6外圍電路結構示意圖。圖6為模擬開關U7的外圍電路結構示意圖。圖7為|旲擬開關U8外圍電路結構不意圖。
具體實施方式
以下結合附圖和優選實施例對本發明作更進一步的詳細描述。參見圖I-圖7，首先構造整數階與分數階自動切換混沌系統，本優選實施例選擇的一個整數階混沛系統i為
dx /dt = a(y - x)\dx I dt = hxJr cy — xz
、dx!ddhza=20,b=I4,c=I0.6,h=2.8選擇的分數階混沌系統ii為 dq X i dtq = a(y 一 x)j dqy / df =bx + cy - xz
dqzidtq =X2-hz
'ii 0 q I i=20 b= 14,c= i 0.6,h=2.8構造一個選擇函數系統iii，將混沌系統i和ii組成一個新的整數階與分數階自動切換混沛系統iv
「 I "、Jn x>o/W = I —An
If - 0-9 x < 0jjj
d1 (.Y)x I dtfix) - a{y — x)《d1 (x)v / dt1 (*) = bx + cy _ xz
df{x)z!dtnx) ^x2-hz
Liv按照系統iii和整數階與分數階自動切換混沌系統iv構造模擬電路，利用電壓比較器U6獲得模擬的高低電平，x>=0和x〈0，作為選擇函數的輸入，利用模擬開關U7和U8實現整數階積分和分數階積分的交替輸出，利用運算放大器Ul、U2、U3以及乘法器U4、U5得到整數階和分數自動切換混沌系統的模擬電路。所述運算放大器U1、U2、U3采用LF347，乘法器U4、U5采用AD633JN，，電壓比較器U6采用LM339，模擬開關U7、U8采用CD4052;所述運算放大器Ul的第I引腳通過電阻Rx與第2引腳相接，通過電阻Rl與運算放大器Ul的第6引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳先接電阻Rcll與電容Cll的并聯后，再接電阻Rcl2與電容C12的并聯，又接電阻Rcl3與電容C13的并聯后，與模擬開關U7第4引腳相接，通過電容ClO與模擬開關U7的第5引腳相接，第7引腳與電壓比較器U6的第9引腳相接，與乘法器U4的第I引腳相接，與模擬開關U7的第9引腳相接，與乘法器U5的第1，3引腳相接，通過電阻R22與運算放大器U2第2引腳相接，第8引腳通過電阻R25與運算放大器Ul第9引腳相接，第9引腳通過電阻R24和電位器R12與運算放大器Ul第2引腳相接，通過電阻R24和電位器R23與運算放大器U2第2引腳相接，通過電阻R24與模擬開關U7第10引腳相接，第13引腳通過電阻R13與運算放大器Ul第7引腳相接，通過電阻R14與運算放大器Ul第14引腳相接，與乘法器U4的第I引腳相接，與模擬開關U7的第8引腳相接，與乘法器U5的第I引腳、第3引腳相接，第14引腳通過電位器Rll與運算放大器Ul第2引腳相接；所述運算放大器U2的第I引腳通過電阻Ry與第2引腳相接，通過電阻R2與運算放大器U2的第6引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳先接電阻Rc21與電容C21的并聯后，再接電阻Rc22與電容C22的并聯，又接電阻RC23與電容C23的并聯后，與模擬開關U7第13引腳相接，，通過電容C20與模擬開關U7的第12引腳相接，第7引腳與模擬開關U7第9引腳相接，第8引腳與模擬開關U8的第8引腳相接，第9引腳先接電阻Rc33與電容C33的并聯，再接電阻Rc32與電容C32的并聯，又接電阻Rc31與電容C31的并聯后，與模擬開關U8第4引腳相接，，通過電容C30與模擬開關U8的第5引腳相接，第13引腳通過電阻R33與乘法器U4第3引腳相接，通過電阻R33與模擬開關U8第8引腳相接，通過電阻R34與運算放大器U2第14引腳相接，第14引腳接乘法器U4的第3引腳，通過電位器R32與運算放大器U3第2引腳相接；所述運算放大器U3第I引腳通過電阻Rz與第2引腳相接，通過電阻R31與運算放大器U2的第9引腳相接，運算放大器U3第2引腳通過電阻R32接運算放大器U2的14引腳，第3引腳接地，第4引腳接￥0，第5、6、7、8、9、10、12、13、14引腳均懸空，第11引腳接VEE ；所述乘法器U4的第I引腳接運算放大器Ul的第7引腳，第3引腳接運算放大器 U2的第14引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳接通過電阻R21接運算放大器U2的第2引腳，第8引腳接VCC ；所述乘法器U5的第1、3引腳接運算放大器Ul的第7引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳接通過電阻R31接運算放大器U3的第2引腳，第8引腳接VCC ;所述電壓比較器U6的第1、2、4、5、6、7、9、10、11、12、13引腳懸空，第3引腳接VCC ；第8引腳通過電阻R02與模擬開關U7的第I引腳、模擬開關U8的第I引腳相接，第12引腳接VEE，第14引腳通過二極管Dl與模擬開關U7的第I引腳、模擬開關U8的第I引腳相接，通過電阻ROl接VCC ；所述模擬開關U7的第I引腳通過電阻R02接電壓比較器U6的第8引腳，第2引腳接VCC，第3引腳接VEE，第4引腳通過分數階積分單元接運算放大器Ul的6引腳，第5引腳通過電容ClO接運算放大器Ul的6引腳，第8引腳接運算放大器Ul的7引腳，第9引腳接運算放大器U2的7引腳，第12引腳通過電容C20接運算放大器U2的6引腳，第13引腳通過分數階積分單元接運算放大器U2的6引腳，第14引腳接VCC，第15、16引腳接地；所述模擬開關U8的第I引腳通過電阻R02接電壓比較器U6的第8引腳，第2引腳接VCC，第3引腳接VEE，第4引腳通過分數階積分單元接運算放大器U2的9引腳，第5引腳通過電容C30接運算放大器U2的9引腳，第8引腳接運算放大器U2的8引腳，第14引腳接VCC，第15、16引腳接地。當然，上述說明并非對本實用新型的限制，本實用新型也不僅限于上述舉例，本技術領域的普通技術人員在本實用新型的實質范圍內所做出的變化、改型、添加或替換，也屬于本實用新型的保護范圍。
權利要求1.實現整數階與分數階自動切換混沌系統的電路，其特征是在于，包括運算放大器U1、U2、U3與乘法器U4、U5及電壓比較器U6和模擬開關U7、U8，所述運算放大器Ul連接電壓比較器U6，模擬開關U7、U8，乘法器U4、U5，所述電壓比較器U6連接模擬開關U7、U8，所述乘法器U4連接運算放大器U2，所述運算放大器U2連接模擬開關U7，所述乘法器U5連接運算放大器U3，所述運算放大器U3連接模擬開關U8 ； 所述運算放大器Ul的第I引腳通過電阻Rx與第2引腳相接，通過電阻Rl與運算放大器Ul的第6引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳先接電阻Rcll與電容Cll的并聯后，再接電阻Rcl2與電容C12的并聯，又接電阻Rcl3與電容C13的并聯后，與模擬開關U7第4引腳相接，通過電容ClO與模擬開關U7的第5引腳相接，第7引腳與電壓比較器U6的第9引腳相接，與乘法器U4的第I引腳相接，與模擬開關U7的第9引腳相接，與乘法器U5的第1，3引腳相接，通過電阻R22與運算放大器U2第2引腳相接，第8引腳通過電阻R25與運算放大器Ul第9引腳相接，第9引腳通過電阻R24和電位器R12與運算放大器Ul第2引腳相接，通過電阻R24和電位器R23與運算放大器U2第2引腳相接，通過電阻R24與模擬開關U7第10引腳相接，第13引腳通過電阻R13與運算放大器Ul第7引腳相接，通過電阻R14與運算放大器Ul第14引腳相接，與乘法器U4的第I引腳相接，與模擬開關U7的第8引腳相接，與乘法器U5的第I引腳、第3引腳相接，第14引腳通過電位器Rll與運算放大器Ul第2引腳相接； 所述運算放大器U2的第I引腳通過電阻Ry與第2引腳相接，通過電阻R2與運算放大器U2的第6引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳先接電阻Rc21與電容C21的并聯后，再接電阻Rc22與電容C22的并聯，又接電阻Rc23與電容C23的并聯后，與模擬開關U7第13引腳相接，，通過電容C20與模擬開關U7的第12引腳相接，第7引腳與模擬開關U7第9引腳相接，第8引腳與模擬開關U8的第8引腳相接，第9引腳先接電阻Rc33與電容C33的并聯，再接電阻Rc32與電容C32的并聯，又接電阻Rc31與電容C31的并聯后，與模擬開關U8第4引腳相接，，通過電容C30與模擬開關U8的第5引腳相接，第13引腳通過電阻R33與乘法器U4第3引腳相接，通過電阻R33與模擬開關U8第8引腳相接，通過電阻R34與運算放大器U2第14引腳相接，第14引腳接乘法器U4的第3引腳，通過電位器R32與運算放大器U3第2引腳相接； 所述運算放大器U3第I引腳通過電阻Rz與第2引腳相接，通過電阻R31與運算放大器U2的第9引腳相接，運算放大器U3第2引腳通過電阻R32接運算放大器U2的14引腳，第3引腳接地，第4引腳接VCC，第5、6、7、8、9、10、12、13、14引腳均懸空，第11引腳接VEE ；所述乘法器U4的第I引腳接運算放大器Ul的第7引腳，第3引腳接運算放大器U2的第14引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳接通過電阻R21接運算放大器U2的第2引腳，第8引腳接VCC ； 所述乘法器U5的第1、3引腳接運算放大器Ul的第7引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳接通過電阻R31接運算放大器U3的第2引腳，第8引腳接VCC ; 所述電壓比較器U6的第1、2、4、5、6、7、9、10、11、12、13引腳懸空，第3引腳接VCC ;第8引腳通過電阻R02與模擬開關U7的第I引腳、模擬開關U8的第I引腳相接，第12引腳接VEE，第14引腳通過二極管Dl與模擬開關U7的第I引腳、模擬開關U8的第I引腳相接，通過電阻ROl接VCC ；所述模擬開關U7的第I引腳通過電阻R02接電壓比較器U6的第8引腳，第2引腳接VCC，第3引腳接VEE，第4引腳通過分數階積分單元接運算放大器Ul的6引腳，第5引腳通過電容ClO接運算放大器Ul的6引腳，第8引腳接運算放大器Ul的7引腳，第9引腳接運算放大器U2的7引腳，第12引腳通過電容C20接運算放大器U2的6引腳，第13引腳通過分數階積分單元接運算放大器U2的6引腳，第14引腳接VCC，第15、16引腳接地；所述模擬開關U8的第I引腳通過電阻R02接電壓比較器U6的第8引腳，第2引腳接VCC，第3引腳接VEE，第4引腳通過分數階積分單元接運算放大器U2的9引腳，第5引腳通過電容C30接運算放大器U2的9引腳，第8引腳接運算放大器U2的8引腳，第14引腳接VCC，第15、16引腳接地。
專利摘要本實用新型涉及一種實現整數階與分數階自動切換混沌系統的電路，其特征是在于，包括運算放大器U1、U2、U3與乘法器U4、U5及電壓比較器U6和模擬開關U7、U8，所述運算放大器U1連接電壓比較器U6，模擬開關U7、U8，乘法器U4、U5，所述電壓比較器U6連接模擬開關U7、U8，所述乘法器U4連接運算放大器U2，所述運算放大器U2連接模擬開關U7，所述乘法器U5連接運算放大器U3，所述運算放大器U3連接模擬開關U8，本實用新型所提出的系統在基于混沌的保密通信及信號檢測中具有重要的意義，有很好的應用前景。
文檔編號H03K19/00GK202475442SQ201120461390
公開日2012年10月3日 申請日期2011年11月18日 優先權日2011年11月18日
發明者張成亮, 杜玉杰, 王忠林 申請人:濱州學院