專利名稱：芯片輸入端上拉電阻的靜態功耗消除電路的制作方法
技術領域：
本實用新型涉及集成電路領域，特別涉及一種消除芯片的輸入端帶有上拉電阻靜態功耗的電路。
背景技術：
在一些集成電路中，需要在某些輸入端與芯片的供電電源或外部供電電源之間加上上拉電阻，以便確定這些輸入端在工作時的初始狀態，或提高這些輸入端對外部干擾的抗干擾能力。在實際應用時，普通的上拉電阻結構會消耗一定的靜態功耗，同時增加了應用系統的成本。首先，當外部驅動電路給輸入管腳加低電平時會形成片電源經上拉電阻到地的直流通路，因而在上拉電阻上消耗一定的靜態功耗；其次，即使外部驅動電路給輸入管腳加高電平，而當其電壓值與片內的電源電壓不一致時，也會在上拉電阻上存在靜態電流。通常上拉電阻的阻值在IK至幾十K歐姆之間。假設電源電壓為單節鋰電池，額定輸出電壓為3. 6V，那么流經每個管腳上的上拉電阻的電流最高可近達3. 6mA。如果一個芯片有多個帶上拉電阻的輸入端，且都由外部低電平驅動時，消耗的功耗將非常大，這在一些由電池供電要求低功耗應用的系統中，是難以接受的。
實用新型內容針對上述現有技術的不足，本實用新型的目的是提供一種裝拆方便、密封性能良好的快接式混凝土灌注導向管。為解決上述技術問題，本實用新型采用如下技術方案一種新型芯片輸入端上拉電阻的靜態功耗消除電路，其包括一作為輸入端上拉電阻的NMOS管，作為芯片輸入端上拉電阻的靜態功耗消除電路的控制電路，及作為所述控制電路供電的電源電路；所述芯片輸入端通過第一二極管與芯片內部電路相連，所述NMOS管與所述第一二極管串聯在芯片內電源及芯片輸入端口之間，所述NMOS管的柵極與所述控制電路的輸出端連接，所述芯片輸入端口通過所述第一二極管與所述控制電路的一個或多個輸入端連接，當所述芯片輸入端口為高平時，所述控制電路控制所述NMOS管導通；當所述芯片輸入端口為低電平時，所述控制電路控制所述NMOS管截止；當所述輸入端口浮置時，所述控制電路自動將輸入端口拉至高電位，所述控制電路控制所述NMOS管導通。優選的，所述NMOS管與第一電阻串聯，所述第一二極管、NMOS管及第一電阻串聯在芯片內電源及芯片輸入端口之間。優選的，所述控制電路包括一 RS觸發器和二個反向器，所述RS觸發器由第一與非門和第二與非門構成，所述第一與非門一個為兩端輸入與非門，所述第二與非門為兩端輸入與非門，兩個與非門的輸出交叉連接至對方的一個輸入端，所述第一與非門的另一個輸入端通過所述反向器與所述芯片輸入端口連接，所述第二與非門的另一個輸入端經所述二極管與所述芯片輸入端口連接。優選的，所述NMOS管的溝道長度大于溝道的寬度。[0010]優選的，所述作為控制電路供電的電源電路包括一兆級的第二電阻及一正向導通第二二極管，所述第二電阻串聯在芯片內電源與地點位之間，所述第二電阻通過所述第二二極管給所述芯片輸入端上拉電阻的靜態功耗消除電路的控制電路提供電源；同時，所述電源電路通過第三電阻與芯片輸入端相連，使芯片輸入端浮置時自動將芯片輸入端拉至高電位。上述技術方案具有如下有益效果1)采用該電路無論外部驅動電路施加給芯片輸入端口上的電平狀態無論如何變化，作為上拉電阻的NMOS管都不會流過靜態電流，因此也不會發生靜態功耗；2)當外部電路施加的高電平與片內電源電壓存在電壓差時，該電路利用二極管的單向導通特性，消除了流過作為上拉電阻的NMOS管上的直流電流；3)該實用新型允許芯片輸入端口浮置，可降低應用系統的成本。
圖1為本實用新型實施例的結構示意圖。
具體實施方式
以下結合附圖對本實用新型的優選實施例進行詳細介紹。如圖1所示，該新型芯片輸入端上拉電阻的靜態功耗消除電路包括作為輸入端上拉電阻的NMOS管、作為芯片輸入端上拉電阻的靜態功耗消除電路的控制電路、及作為所述控制電路供電的電源電路三個部分。該芯片上拉電阻的靜態功耗消除電路包括NMOS管、第一電阻Rl和第一二極管D1，NM0S管、第一電阻Rl及第一二極管Dl串聯在芯片內電源與芯片內部控制電路輸入節點A之間，NMOS管的柵極與一控制電路的輸出端連接，芯片輸入端口通過所述二極管Dl與控制電路的一個或多個輸入端連接，從而形成一閉環電路結構。控制電路包括一 RS觸發器和二個反向器INVl和INV2，RS觸發器由第一與非門 NDl和第二與非門ND2構成，第一與非門NDl和第二與非門ND2均為兩端輸入與非門，兩個與非門的輸出交叉連接至對方的一個輸入端，第一與非門NDl的另一個輸入端通過反向器 INV2與節點A連接，第二與非門ND2的另一個輸入端與芯片節點A連接。控制電路供電的電源電路包括一兆級的第二電阻R2、一穩壓管Zl及一正向導通第二二極管D2，第二電阻R2與穩壓管Zl串聯在芯片內電源與地點位之間，第二電阻R2與穩壓管Zl連接節點通過第二二極管D2給芯片輸入端上拉電阻的靜態功耗消除電路的控制電路提供電源；同時，電源電路通過第三電阻R3與芯片輸入端相連，使芯片輸入端浮置時自動將芯片輸入端拉至高電位，第三二極管D3可作為芯片輸入端下拉時的放電通路。在實際應用中，第一電阻Rl可以用NMOS管的內阻替代，替代后的NMOS管和第一電阻Rl的串聯結構可以由單個NMOS管替代，此時NMOS管的溝道長度大于溝道的寬度；在實際應用中，可以根據芯片輸入端VIN實際電壓選擇是否需要穩壓管Zl及穩壓管Zl的穩壓值；在實際應用中，可以根據芯片輸入端P實際電壓選擇是否需要穩壓管Z2及穩壓管Z2 的穩壓值。該電路與外部驅動電路相連時，存在以下三種情況1)當芯片輸入端P為浮置時，VCC通過第三電阻R3和第一二極管Dl將第二與非門ND2的一個輸入端設為高電平，第一反相器的輸入設為低電平，其輸出端即NMOS的柵極為高電平，近似為VCC的電壓，使NMOS導通。此過程中，沒有形成從電源經第一電阻Rl到地的直流通路，因此不會消耗靜態功態。2)當芯片輸入端口 P被上拉至高點位時，A點被直接拉至高電位，其電位近似為輸入端口電壓減去第一二極管Dl正向導通壓降，通過本實用新型的閉環電路結構將NMOS導通。若芯片輸入端口 P外加高電位高于由第二電阻R2及穩壓管Zl提供的供電電壓，D2反偏，VCC電壓近似為輸入端口電壓；若芯片輸入端口 P外加高電位低于由第二電阻R2及穩壓管Zl提供的供電電壓，D2正向導通，VCC近似為芯片內部電源與芯片輸入端口 P的電位在電阻R2及R3上的分壓。芯片內電源經NMOS到地電位之間沒有直流導通電路，故此芯片上拉電阻功耗消除電路不消耗靜態功耗。3)上電完成后，芯片輸入端口 P被拉至低電平，通過第三二極管D3、第三電阻R3 將A點拉至低電平，即使RS觸發器復位至低電平，并使NMOS管截止，從而阻斷內部電源經 NMOS管，第一電阻R1、第三二極管D3、第三電阻R3到芯片輸入端P的直流通路。從上面的描述中可以看出，本實用新型的技術方案很好地消除了上拉電阻上的靜態功耗，非常適合低功耗特別是電池供電等應用場合。該技術方案尤其適合在那些帶有 Enable管腳的電路中使用。在本實用新型的技術方案內，電阻Rl即可作為上拉電阻，也可作為下拉電阻，因此本實用新型技術方案也可用于對下拉電阻的靜態功耗的消除；同時，在本實用新型的技術方案內，是否使用穩壓管Zl和Z2及采用何種穩壓管可根據實際芯片供電電源來決定。如采用這樣稍加變動的方式進行應用，也應視作本實用新型的保護范圍之內。以上對本實用新型實施例所提供的一種芯片輸入端上拉電阻的靜態功耗消除電路進行了詳細介紹，對于本領域的一般技術人員，依據本實用新型實施例的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本實用新型的限制，凡依本實用新型設計思想所做的任何改變都在本實用新型的保護范圍之內。
權利要求1.一種新型芯片輸入端上拉電阻的靜態功耗消除電路，其特征在于其包括一作為輸入端上拉電阻的NMOS管，作為芯片輸入端上拉電阻的靜態功耗消除電路的控制電路，及作為所述控制電路供電的電源電路；所述芯片輸入端通過第一二極管與芯片內部電路相連， 所述NMOS管與所述第一二極管串聯在芯片內電源及芯片輸入端口之間，所述NMOS管的柵極與所述控制電路的輸出端連接，所述芯片輸入端口通過所述第一二極管與所述控制電路的一個或多個輸入端連接，當所述芯片輸入端口為高平時，所述控制電路控制所述NMOS管導通；當所述芯片輸入端口為低電平時，所述控制電路控制所述NMOS管截止；當所述輸入端口浮置時，所述控制電路自動將輸入端口拉至高電位，所述控制電路控制所述NMOS管導ο
2.根據權利要求1所述的芯片輸入端上拉電阻的靜態功耗消除電路，其特征在于所述NMOS管與第一電阻串聯，所述第一二極管、NMOS管及第一電阻串聯在芯片內電源及芯片輸入端口之間。
3.根據權利要求1所述的芯片輸入端上拉電阻的靜態功耗消除電路，其特征在于所述控制電路包括一 RS觸發器和二個反向器，所述RS觸發器由第一與非門和第二與非門構成，所述第一與非門一個為兩端輸入與非門，所述第二與非門為兩端輸入與非門，兩個與非門的輸出交叉連接至對方的一個輸入端，所述第一與非門的另一個輸入端通過所述反向器與所述芯片輸入端口連接，所述第二與非門的另一個輸入端經所述二極管與所述芯片輸入端口連接。
4.根據權利要求1所述的芯片輸入端上拉電阻的靜態功耗消除電路，其特征在于所述NMOS管的溝道長度大于溝道的寬度。
5.根據權利要求1所述的芯片輸入端上拉電阻的靜態功耗消除電路，其特征在于所述作為控制電路供電的電源電路包括一兆級的第二電阻及一正向導通第二二極管，所述第二電阻串聯在芯片內電源與地點位之間，所述第二電阻通過所述第二二極管給所述芯片輸入端上拉電阻的靜態功耗消除電路的控制電路提供電源；同時，所述電源電路通過第三電阻與芯片輸入端相連，使芯片輸入端浮置時自動將芯片輸入端拉至高電位。
專利摘要本實用新型公開了一種新型芯片輸入端上拉電阻的靜態功耗消除電路，其包括一作為上拉電阻的NMOS管，作為芯片輸入端上拉電阻的靜態功耗消除電路的控制電路，及作為控制電路供電的電源電路。芯片輸入端通過二極管與芯片內部電路相連，NMOS管與二極管串聯在芯片內電源及芯片輸入端口之間，NMOS管的柵極與一控制電路的輸出端連接，芯片輸入端口通過二極管與控制電路的一個或多個輸入端連接。采用該電路無論外部驅動電路施加給芯片輸入端口上的電平狀態如何變化上拉電阻都不會流過靜態電流，并且采用該電路允許在芯片輸入端口浮置時，自動將輸入端口拉至高電平，而不會在上拉電阻流過靜態電流，因此均不會發生靜態功耗。
文檔編號H03K17/78GK202231681SQ20112034943
公開日2012年5月23日 申請日期2011年9月19日 優先權日2011年9月19日
發明者萬海軍, 張永良, 韓興成 申請人:蘇州聚元微電子有限公司