專利名稱：權重的估計方法、裝置及應用其的模擬數字轉換器的制作方法
技術領域：
本公開涉及一種數字模擬轉換器(Digital-to-Analog Converter,簡稱DAC),且特別涉及一種數字模擬轉換器的元素的權重的估計方法、裝置及應用其的逐次逼近寄存器模擬數字轉換器(Successive-Approximated Register Analog-to-Digital Converter,簡稱 SAR ADC)。
背景技術：
近年來在集成電路設計上的趨勢，對于更低功耗、更高表現、以及更少的成本有愈來愈嚴苛的要求，而在模擬前端電路的設計當中，一個有效率的模擬數字轉換器(Analog-to-Digital Converter,簡稱ADC)能使系統整體表現大大地提升，ADC負責將接收的模擬信號轉換為數字信號，并提供給后端的數字信號處理單元來運作，因此其動態范圍、解析度、精確度、線性度、采樣速度、功耗、輸入級特性等等，都成為影響系統整體表現的重要環節，也成為評估轉換器本身表現的重要參數。就解析度以及采樣速度的分類上來看，8 14bits及I到數百MSPS的ADC的應用層級相當廣泛，包括通信系統的基頻或中頻前端、生醫圖像處理如超音波圖像系統的前端、以及雷達陣列系統的前端等都在其應用范圍之中。ADC的架構種類繁多，而制作符合前述規格的ADC時，可選擇的架構也有相當的多樣性。目前在商業應用上的主流為導管線模擬數字轉換器(pipeline Analog-to-Digital Converter,簡稱 pipelineADC)，然而近年來在國際先進期刊論文的發表上，可發現逐次逼近寄存器模擬數字轉換器(Successive-Approximated Register Analog-to-Digital Converter,簡稱 SAR ADC)逐漸成為熱門的研發方向，原因在于SAR ADC的架構在操作上幾乎不需要直流的電流偏壓，且SAR ADC需要較多的數字電路來控制以及處理信號，而當工藝進入深次微米(de印sub-micron)時，其數字電路部分所需的芯片面積及功耗便能有效的降低，也因此很適合做為大型SoC(System-on-Chip)的IP (intellectual property)。許多文獻顯示,在同樣的規格需求下，SAR ADC相較于pipeline ADC有較低功耗以及較小芯片面積的優勢，也因此，對于SAR ADC架構的技術開發，也儼然成了一門顯學。然而，在SAR ADC架構中有一個重要的功能方塊:數字模擬轉換器(Digital-to-Analog Converter,簡稱 DAC),其直接影響了 SAR ADC 的表現。DAC 中的各個組成元素，例如電容，由于其在相對匹配(matching)度上的需求，使得DAC在芯片面積以及功耗上，占了 SAR ADC整體很大的比重，而如果DAC需要更大的面積，也代表DAC的驅動電路需要更大的驅動力，又進一步增加了面積與功耗。由于數字電路的成本相當的低廉，因此若是可以通過數字電路的處理技巧，減少或甚至免除DAC對于組成元素在相對匹配度上的需求，將有效地降低ADC整體的芯片面積與功耗。
圖1為一種SAR ADC的方塊圖，圖2A為一種SAR ADC中的DAC與比較器在采樣相位時的簡化電路圖，圖2B為圖2A的戴維寧等效(Thenevin Equivelent)電路圖，圖2C為一種SAR ADC中的DAC與比較器在轉換相位時的簡化電路圖，圖2D為圖2C的戴維寧等效電路圖，請同時參考圖1、圖2A、圖2B、圖2C及圖2D。此SAR ADC 10包括:DAC 12、采樣保持電路14、比較器16、以及逐次逼近寄存器邏輯電路(簡稱SAR邏輯電路)18。圖2A、圖
2B、圖2C及圖2D中的DAC皆由N個電容CtlX1.....及C1^1所組成，這些電容以2的冪次方
(radix-2)做電容取值，所以:Cn = 2n*C其中，N為大于I的正整數，η為大于等于O且小于N的正整數。因此，由圖2D可看出，經由逐次逼近后，由SAR邏輯電路18送給DAC 12的N位控制信號，即為最后的ADC
數字輸出值ADCtot,其中，控制信號的所有位(bit，又稱之為位元)值IV K1.....及Kim等
于O或I。然而由于電容的實際值與理想值之間的差異，所以直接影響了 ADC線性度。圖3為圖1的SAR ADC的一種典型轉換函數圖，請參考圖3。圓形虛線32標示出一種叫做缺失判斷位階(missing decision level)的情況,此種情況代表可能有多個不同的輸入電壓卻沒有對應不同的數字輸出值或是有相同的數字輸出值，因此，無法以數字的方式來補償而獲得線性的轉換曲線。圓形虛線34標示出另一種叫做缺失編碼(missingcode)的情況，此情況中相鄰的兩個輸入電壓卻對應數值差異極大的兩個數字輸出值，但此種情況卻可以數字的方式來補償而獲得線性的轉換曲線。由圖3可看出，傳統ADC中的DAC是以2的冪次方做電容取值，因而產生缺失判斷位階的情況，此情況會無法以數字的方式來補償。
發明內容
根據一實施范例，提供一種數字模擬轉換器的元素的權重的估計方法，此數字模擬轉換器包括N個組成元素, 標示為Ερ Ep...、EN_1;此估計方法包括下列步驟。步驟之一為提供一個參考元素EMf，耦接至數字模擬轉換器。步驟的另一于第O個周期的第一相位
時，對Etl輸入第一值V1，對其他E1.....En^1輸入第二值Vtl,使得開路等效輸出為VMQTO。步驟
的再一于第O個周期的第二相位時，對所有Ec^E1.....En^1輸入Vtl，調整對Eref的輸入值，使
得開路等效輸出Vdigtl趨近等于Vmqki,并根據此時對Errf的輸入值，獲得小于I的有理數倍數KMf,C1，其中，根據有理數倍數Krefitl可估計出Etl的權重值。步驟的另一于第i個周期的第一
相位時，對Ei輸入V1,對其他Etl.....Eg、Ei+1.....En^1輸入V。，使得開路等效輸出為VMCWi。
步驟的再一于第i個周期的第二相位時，對標示大于等于i的Ep Ei+1.....En^1輸入Vtl，調
整對EMf的輸入值，且選擇對Ec^ E1.....Ei^1的輸入值為V1與Vtl 二者之一，使得開路等效
輸出Vdigi趨近等于Vtcwi，并根據此時對Eref的輸入值以及對Ec^E1.....Ei^1的輸入值，獲得
系數K。, 1、K1,......Kp1, i及小于I的有理數倍數KMf, i，其中，根據系數K。, 1、K1,......Kg, i
及有理數倍數KMf, i可估計出Ei的權重值，N為大于I的正整數，i為大于等于O的正整數且小于N。根據一實施范例，提供一種數字模擬轉換器的元素的權重的估計裝置，此數字模擬轉換器包括N個組成元素,標示為Ec^ Ep...、Ep1,此估計裝置包括:參考元素EMf、附屬數字模擬轉換器、比較器、以及搜尋電路。此參考元素Em耦接至數字模擬轉換器，Eref與這些組成元素的權重值符合下列:Wref > W。，且
權利要求
1.一種數字模擬轉換器的元素的權重的估計方法，該數字模擬轉換器包括N個組成元素，標示為Ερ Ep...、Eim,該估計方法包括: 提供參考元素Eref，耦接至該數字模擬轉換器； 于第O個周期的第一相位時,對Etl輸入第一值V1,對其他Ep...、En^1輸入第二值Vtl,使得開路等效輸出為Vmcwq ； 于第O個周期的第二相位時，對所有Ep E1.....En^1輸入Vtl，調整對Eref的輸入值，使得開路等效輸出Vdigtl趨近等于Vmqki,并根據此時對Errf的輸入值，獲得小于I的有理數倍數Κμ,ο，其中，根據有理數倍數!^^可估計出Etl的權重值； 于第i個周期的該第一相位時，對Ei輸入V1，對其他Etl.....Ei^Ew.....En^1輸入V。，使得開路等效輸出為Vtcwi ;以及 于第i個周期的該第二相位時，對標示大于等于i的Ep Ei+1.....En^1輸入Vtl，調整對Eref的輸入值，且選擇對匕、E1.....Ei^1的輸入值為V1與Vtl 二者之一，使得開路等效輸出Vdigii趨近等于Vtcwi，并根據此時對Eref的輸入值以及對Ec^E1.....Ei^1的輸入值，獲得系數K。, 1、K1,......Kp1, i及小于I的有理數倍數KMf, i，其中，根據系數.....Kp1, i及有理數倍數KMf, i可估計出Ei的權重值，N為大于I的正整數，i為大于等于O的正整數且小于N。
2.按權利要求1所述的數字模擬轉換器的元素的權重的估計方法，其中，Eref與這些組成元素的權重值符合下列:
3.按權利要求2所述的數字模擬轉換器的元素的權重的估計方法，還包括: 提供M位的附屬數字模擬轉換器，該附屬數字模擬轉換器的輸出耦接至EMf，當要調整對E&的輸入值時，則改變該附屬數字模擬轉換器的輸入M位的二進制數值，其中，M為大于I的正整數。
4.按權利要求2所述的數字模擬轉換器的元素的權重的估計方法，其中這些組成元素的權重值符合下列: Wn= Ci1^Wci，其中，冪次方α小于2。
5.按權利要求4所述的模擬轉換器的元素的權重的估計方法，其中冪次方α為1.86。
6.按權利要求2所述的數字模擬轉換器的元素的權重的估計方法，其中這些組成元素及該參考元素為電容、電阻、及電流源三者的任一種。
7.一種數字模擬轉換器的元素的權重的估計裝置，該數字模擬轉換器包括N個組成元素，標示為Ερ...、Eim,該估計裝置包括: 參考元素EMf，耦接至該數字模擬轉換器，Eref與這些組成元素的權重值符合下列:Wref >W0，且
8.按權利要求7所述的數字模擬轉換器的元素的權重的估計裝置，其中: 于第O個周期的第一相位時,對Etl輸入該第一值V1,對其他Ep...> En^1輸入該第二值V。，使得開路等效輸出為Vmqki;于第O個周期的第二相位時，對所有Ep E1.....En^1輸入Vtl，調整對Eref的輸入值，使得開路等效輸出Vdigtl趨近等于Vmqki,并根據此時對Errf的輸入值，獲得小于I的有理數倍數Kref,o 其中，
9.按權利要求7所述的數字模擬轉換器的元素的權重的估計裝置，其中這些組成元素的權重值符合下列: Wn= Ci1^Wci，其中，冪次方α小于2。
10.按權利要求9所述的模擬轉換器的元素的權重的估計裝置，其中冪次方α為1.86。
11.按權利要求7所述的數字模擬轉換器的元素的權重的估計裝置，其中這些組成元素及參考元素為電容、電阻、及電流源三者的任一種。
12.一種數字模擬轉換器的元素的權重的估計裝置，該數字模擬轉換器包括N個組成元素，標示為E0、E1、…、Eim,該估計裝置包括: 參考元素EMf，耦接至該數字模擬轉換器，Eref與這些組成元素的權重值符合下列:
13.按權利要求12所述的數字模擬轉換器的元素的權重的估計裝置，其中: 于第O個周期的第一相位時,對Etl輸入該第一值V1,對其他Ep...> En^1輸入該第二值V。，使得開路等效輸出為Vmqki; 于第O個周期的第二相位時，對所有Ep E1.....En^1輸入Vtl，調整對Eref的輸入值，使得開路等效輸出Vdigtl趨近等于Vmqki,并根據此時對Errf的輸入值，獲得小于I的有理數倍數Kref,o 其中， W0 = Krefj O^ffref ； 于第i個周期的該第一相位時，對Ei輸入V1，對其他Etl.....Ei^Ew.....En^1輸入N0,使得開路等效輸出為Vtcwi ;以及 于第i個周期的該第二相位時，對標示大于等于i的Ep Ei+1.....En^1輸入Vtl，調整對Eref的輸入值，且選擇對匕、E1.....Ei^1的輸入值為V1與Vtl 二者之一，使得開路等效輸出Vdigi趨近等于VMQH，并根據此時對EMf的輸入值以及對匕、E1.....Ei^1的輸入值，獲得系數K0ji^Klj1.....Kui及小于I的有理數倍數Kgi，其中，
14.按權利要求12所述的數字模擬轉換器的元素的權重的估計裝置，其中這些組成元素的權重值符合下列:
15.按權利要求14所述的模擬轉換器的元素的權重的估計裝置，其中冪次方α為·1.86。
16.按權利要求12所述的數字模擬轉換器的元素的權重的估計裝置，其中這些組成元素及參考元素為電容、電阻、及電流源三者的任一種。
17.一種逐次逼近寄存器模擬數字轉換器，包括: 數字模擬轉換器，包括N個組成元素，標示為E0、 E1.....En-1 ； 參考元素EMf，耦接至該數字模擬轉換器，Eref與這些組成元素的權重值符合下列:
18.按權利要求17所述的逐次逼近寄存器模擬數字轉換器，其中: 于第O個周期的第一相位時,對Etl輸入該第一值V1,對其他Ep...> En^1輸入該第二值V。，使得開路等效輸出為Vmqki;于第O個周期的第二相位時，對所有Ep E1.....En^1輸入Vtl，調整對Eref的輸入值，使得開路等效輸出Vdigtl趨近等于Vmqki,并根據此時對Errf的輸入值，獲得小于I的有理數倍數Kref,o 其中， W0 = Krefj O*ffref ；于第i個周期的該第一相位時，對Ei輸入V1，對其他Etl.....Ei^Ew.....En^1輸入N0,使得開路等效輸出為Vtcwi ;以及于第i個周期的該第二相位時，對標示大于等于i的Ep Ei+1.....En^1輸入Vtl，調整對Eref的輸入值，且選擇對匕、E1.....Ei^1的輸入值為V1與Vtl 二者之一，使得開路等效輸出Vdigi趨近等于VMQH，并根據此時對EMf的輸入值以及對匕、E1.....Ei^1的輸入值，獲得系數K0ji^Klj1.....Kui及小于I的有理數倍數Kgi，其中，
19.按權利要求17所述的逐次逼近寄存器模擬數字轉換器，其中這些組成元素的權重值符合下列: Wn= CIi^Wci，其中，冪次方α小于2。
20.按權利要求19所述的逐次逼近寄存器模擬數字轉換器，其中冪次方α為1.86。
21.按權利要求17所述的逐次逼近寄存器模擬數字轉換器，其中這些組成元素及參考元素為電容、電阻、及電流源三者的任一種。
22.按權利要求17所述的逐次逼近寄存器模擬數字轉換器，還包括: 采樣保持電路，耦接至該比較器，用以采樣并保持該輸入電壓。
23.一種逐次逼近寄存器模擬數字轉換器，包括: 數字模擬轉換器，包括N個組成元素，標示為Ec^ E1.....En^1 ； 參考元素EMf，耦接至該數字模擬轉換器，Eref與這些組成元素的權重值符合下列:Wref >W0，且
24.按權利要求23所述的逐次逼近寄存器模擬數字轉換器，其中: 于第O個周期的第一相位時,對Etl輸入該第一值V1,對其他Ep...> En^1輸入該第二值V。，使得開路等效輸出為Vmqki; 于第O個周期的第二相位時，對所有Ep E1.....En^1輸入Vtl，調整對Eref的輸入值，使得開路等效輸出Vdigtl趨近等于Vmqki,并根據此時對Errf的輸入值，獲得小于I的有理數倍數Kref,o 其中，
25.按權利要求23所述的逐次逼近寄存器模擬數字轉換器，其中這些組成元素的權重值符合下列: Wn= Ci1^Wci，其中，冪次方α小于2。
26.按權利要求25所述的逐次逼近寄存器模擬數字轉換器，其中冪次方α為1.86。
27.按權利要求23所述的逐次逼近寄存器模擬數字轉換器，其中這些組成元素及參考元素為電容、電阻、及電流源三者的任一種。
28.按權利要求23所述的逐次逼近寄存器模擬數字轉換器，還包括: 采樣保持電路，耦接至該比較器，用以采樣并保持該輸入電壓。
全文摘要
在此提供一種權重的估計方法、裝置及模擬數字轉換器。本公開通過在SAR ADC中，加入附帶有參考權重的參考元素、附屬數字模擬轉換器以及搜尋電路，可求得以前述參考權重所表示的DAC中各組成元素的等效權重值。隨后SAR ADC即可利用校正后的各等效權重值，以及對每一筆輸入信號的逐次逼近結果，經計算得到數字輸出值。因此，本公開免除SAR ADC中，DAC的組成元素對于相對匹配度的要求。
文檔編號H03M1/34GK103095299SQ201110415198
公開日2013年5月8日 申請日期2011年12月13日 優先權日2011年11月4日
發明者陳弘易, 陳昶聿, 黃炫倫, 黃俊郎 申請人:財團法人工業技術研究院