專利名稱：一種幅頻均衡功率放大器的制作方法
技術領域：
本發明涉及的是一種電力電子變換裝置，具體地說是一種數字幅頻均衡功率放大
O
背景技術：
數字幅頻均衡是當今信號、通信領域非常熱門的話題，尤其在復雜環境中的通信， 利用數字均衡技術對系統起著重要的補償作用。而傳輸的信號往往只有幾十毫伏，通過功率放大器，將小信號變成大功率信號驅動負載，使系統用途更加廣泛。現有一些功率放大器采用FFT快速傅里葉變換法，對AD采集的數據實時監測，構造一個傳遞函數使其為濾波電路傳遞函數的倒數，這樣級聯后的卷積為單位增益。對傳遞函數進行離散的傅里葉逆變換，是兩個離散數列的卷極為1，從而實現了數字幅頻均衡的目的。這種方案的優點是保證了系統在邏輯上的連續性，缺點是要求主控芯片的數據處理速度和存儲空間足夠大，且不便于用掃頻的方法進行數據測試。測頻法實現數字幅頻均衡。其方法是可以將AD采集進來的數據進行頻率測量，計算出具有足以恢復衰減的相應增益，制成數字上的幅頻恢復列表，入主控制芯片中。此種方法具有減少計算量和提高運算速度的特點，但主控制芯片的數據處理能力也影響實時的數據采集測頻。本發明設計的幅頻均衡功率放大器采用幅度補償法。在FPGA內部構建一個ROM， 用于存放幅度補償的系數，頻率計采集輸入信號的頻率，并與查表得到相應的系數相乘，實現幅度的均衡。
發明內容
本發明的目的在于提供一種結構簡單、緊湊，利用幅度補償法實現數字幅頻均衡的功率放大器。前置放大電路由AD623、AD603和AD817三級放大構成，實現了毫伏級小信號400 倍放大。制作帶阻網絡對輸出信號進行濾波，滿足題目所要求的指標。數字幅頻均衡部分以 FPGACycloneII EP2C8Q208為處理核心，前端16位模數轉換器ads 8509完成數據采集，中間數字信號處理部分使用HR濾波器對輸入波形進行幅頻特性修正，后端16位數模轉換器 max541將信號輸出，實現了數字幅頻均衡。低頻功放電路由大功率MOS晶體管構成，FPGA 輸出PWM信號，驅動MOS管，實現了功率的放大，輸出電壓波形無明顯失真。系統性能指標達到的設計要求，工作可靠。本發明的工作原理如下采用三級放大一級放大采用高性能儀表放大器，由于AD623在儀表放大器中性能優良且價格較低，我們采用AD623，將輸入正弦信號放大50倍；二級放大我們采用寬頻帶、低噪聲、低畸變、高增益精度的壓控VGA芯片AD603，90MHz帶寬時增益范圍為口 IldB至 +31dB，實現4倍的放大；三級放大采用AD817，由于放大電路后存在帶阻網絡，其含有一定數目的電容，一般預防不易驅動容性負載，然而AD817對外部容性負載進行自動調節的能力，因此我們采用AD817作為最后一級運放驅動容性負載，完成2倍的放大。最終放大倍數超過400。
圖1是本發明的總體方案示意圖。圖2是幅度補償法的示意圖。圖3是前置放大電路圖。圖4為功率放大電路圖。圖5為數字幅頻均衡結構圖。圖6為前置放大電路電路原理圖。圖7為AD信號采集電路的電路原理圖。圖8為DA信號輸出電路的電路原理圖。圖9為系統工作流程圖。
具體實施例方式下面結合附圖舉例對本發明做更詳細地描述本發明可以分為四大部分，前置放大電路、帶阻網絡、數字幅頻均衡電路、低頻功放電路四大部分組成，如圖1所示。幅度補償法指在FPGA內部構建一個ROM，用于存放幅度補償的系數，頻率計采集輸入信號的頻率，并與查表得到相應的系數相乘，實現幅度的均衡，如圖2所示。采用三級放大一級放大采用高性能儀表放大器，由于ad623在儀表放大器中性能優良且價格較低，我們采用AD623，將輸入正弦信號放大50倍；二級放大我們采用寬頻帶、低噪聲、低畸變、高增益精度的壓控VGA芯片ad603，90MHz帶寬時增益范圍為口 IldB至 +31dB,實現4倍的放大；三級放大采用AD817，由于放大電路后存在帶阻網絡，其含有一定數目的電容，一般運放不易驅動容性負載，然而AD817對外部容性負載進行自動調節的能力，因此我們采用AD817作為最后一級運放驅動容性負載，完成2倍的放大。如圖3所示。使用PWM信號直接驅動MOS管，如圖4所示。在FPGA內構造了一個512階的HR濾波器，通過數字濾波的方法，來實現數字幅頻修正。如圖5所示。
權利要求
1.一種數字幅頻均衡功率放大器，由前端放大電路、帶阻網絡、數字幅頻均衡電路、低頻功放電路依次連接組成，其特征是，前置放大電路由AD623、AD603和AD817三級放大構成，帶阻網絡對輸出信號進行濾波，數字幅頻均衡電路以FPGA CycloneII EP2C8Q208為處理核心，低頻功放電路由大功率MOS晶體管構成，FPGA輸出PWM信號，驅動MOS管，實現了功率的放大，輸出電壓波形無明顯失真。
2.根據權利要求1所述的數字幅頻均衡功率放大器，其特征是在FPGA內部構建一個 ROM，用于存放幅度補償的系數，頻率計采集輸入信號的頻率，并與查表得到相應的系數相乘，實現幅度的均衡。
3.根據權利要求1所述的數字幅頻均衡功率放大器，其特征在于，在FPGA內構造了一個512階的HR濾波器，通過數字濾波的方法，來實現數字幅頻修正。
4.如權利要求1所述的數字幅頻均衡功率放大器，其特征是，使用PWM信號直接驅動 MOS 管。
全文摘要
本發明提供的是一種應用于電力電子領域的功率放大器，由前置放大電路、帶阻網絡、數字幅頻均衡電路、低頻功放電路組成。前置放大電路由AD623、AD603和AD817三級放大構成。制作帶阻網絡對輸出信號進行濾波，滿足所要求的指標。數字幅頻均衡部分以FPGA CycloneII EP2C8Q208為處理核心，前端16位模數轉換器ADS8509完成數據采集，中間數字信號處理部分使用FIR濾波器對輸入波形進行幅頻特性修正，后端16位數模轉換器max541將信號輸出，實現了數字幅頻均衡。低頻功放電路由大功率MOS晶體管構成，FPGA輸出PWM信號，驅動MOS管，實現了功率的放大，輸出電壓波形無明顯失真。
文檔編號H03F3/217GK102394579SQ20111035560
公開日2012年3月28日 申請日期2011年11月11日 優先權日2011年11月11日
發明者吳坤朋, 張蘭勇 申請人:哈爾濱功成科技創業投資有限公司