專利名稱：正弦信號發生器的制作方法
技術領域：
本發明屬于信號發生器領域，尤其是一種正弦信號發生器。
背景技術：
隨著電力工業的快速發展，非線性、沖擊性負荷對電能質量造成了嚴重污染。不但引起了電網波形的畸變，諧波的存在也增加了輸電導線上的損耗，導致電能質量下降，影響電力系統安全穩定運行，影響電力設備正常工作。因此諧波已成為污染電網和其它設備的公害。傳統的正弦信號源根據實際需要一般價格昂貴，低頻輸出時性能不好且不便于自動調節，工程實用性較差。本發明以較低的成本制作正弦信號發生器，設計新穎，具有系統結構緊湊，集成度高，可配置性強的特點，可實現功能強大的系統。既可用作一般的正弦信號，也可作為調制用的教學演示信號源等。
發明內容
本發明的目的在于克服現有技術的不足，提供一種功能強大、性能穩定的正弦信號發生器。本發明解決其技術問題是采取以下技術方案實現的:
一種正弦信號發生器，由電源、電壓同步電路、控制模塊、DDS模塊、LPF低通平滑濾波器、液晶顯示屏和鍵盤構成；其中，控制模塊包括CPLD可編程邏輯器和單片機，電源、電壓同步電路、液晶顯示屏和鍵盤分別與控制模塊相連，控制模塊通過DDS模塊連接LPF低通平滑濾波器。而且，所述的DDS模塊包括模擬幅度調制信號模塊、模擬頻率調制信號模塊、NCO數控振蕩源和DAC數模轉換器，且NCO數控振蕩源由Nbit相位累加器和ROM只讀存儲器構成。而且，所述的CPLD可編程邏輯器采用EP1K30TC144-3FPGA芯片。而且，所述的FPGA芯片嵌入了 32位的軟核處理器Microblaze，實現了對整合系統的控制。而且，所述的DAC數模轉換器采用12位并行數模轉換器TLV5619。本發明的優點和積極效果是:
1、本發明采用EP1K30TC144-3FPGA芯片實現DDS模塊的工作，通過設定DDS模塊上的相位累加器的位數N、頻率控制字K和時鐘頻率fc的值，地址以查表方式，得到對應相位的信號幅度值，經過DAC數模轉換器，就可以得到一定頻率的信號輸出波形，LPF低通平滑濾波器對輸出的信號波形進行平滑處理，濾除雜波和諧波。2、本發明采用嵌入了 32位的軟核處理器Microblaze的FPGA芯片，實現對整個系統的控制，同時增加鍵盤驅動、液晶顯示屏驅動模塊，實現用戶與單片機的交互，使整個系統高度集成化。3、本發明采用中斷查詢的方式接收通過鍵盤輸入的頻率值。該頻率值一方面送到數碼顯示接口進行顯示，另一方面轉化成頻率控制字送往Nbit相位累加器模塊。4、本發明設計合理，采用DDS技術，使信號發生器在保證輸出穩定的正弦波頻率情況下，能夠實現頻率可調，失真度小，頻率步進小，精確度高的特點，產生的正弦信號源可以廣泛運用于教學或高科技工業以及實驗場合。
圖1是本發明的系統框圖示意圖。圖2是基于DDS技術的原理框圖。圖3是模擬幅度調制原理框圖。圖4是模擬頻率調制原理框圖。
具體實施例方式以下結合附圖對本發明實施例做進一步詳述:
一種正弦信號發生器，如圖1所示由:由電源、電壓同步電路、控制模塊、DDS模塊、LPF低通平滑濾波器、液晶顯示屏和鍵盤構成；其中，控制模塊包括CPLD可編程邏輯器和單片機，電源、電壓同步電路、液晶顯示屏和鍵盤分別與控制模塊相連，控制模塊通過DDS模塊連接LPF低通平滑濾波器。圖2是基于DDS技術的原理框圖，fc為時鐘頻率，K為頻率控制字，N為相位累加器的字長，M為ROM地址線位數，L為ROM數據線寬度，fo為輸出頻率。在時鐘頻率fc的控制下，對輸入頻率控制字K進行累加，累加滿量時就產生溢出。相位累加器的輸出對應于該時刻合成周期信號的相位，并且這個相位是周期性的，在O 2π范圍內變化。相位累加器位數為N，最大輸出為2Ν-1，對應于2 Ji的相位，累加I次就輸出I個相應的相位碼，地址以查表方式，得到對應相位的信號幅度值，經過DAC數模轉換器轉換，就可以得到一定頻率的信號輸出波形，LPF低通平滑濾波器對輸出的信號波形進行平滑處理，濾除雜波和諧波。圖3是模擬幅度調制原理框圖，由DDS模塊產生的波形信號作為載波，在單片機內部做調制信號正弦波形存儲表，根據鍵盤所設定的調制度與ROM只讀存儲器中的數據相乘的結果發送到CPLD可編程邏輯器與DDS得到的波形相乘，再與DDS信號相加就產生相應的數字調幅波編碼，經DAC數模轉換器轉換得到模擬調幅信號。圖4是模擬頻率調制原理框圖，CPLD可編程邏輯器，頻偏為5 K時的控制字是50，將余弦波形與50相乘，并與單片機傳遞的頻率控制字K相加，送入DDS模塊經DAC數模轉換器轉換就可以輸出調頻波，得到模擬調頻信號。需要強調的是，本發明所述的實施例是說明性的，而不是限定性的，因此本發明并不限于具體實施方式
中所述的實施例，凡是由本領域技術人員根據本發明的技術方案得出的其他實施方式，同樣屬于本發明保護的范圍。
權利要求
1.一種正弦信號發生器，其特征在于:由電源、電壓同步電路、控制模塊、DDS模塊、LPF低通平滑濾波器、液晶顯示屏和鍵盤構成；其中，控制模塊包括CPLD可編程邏輯器和單片機，電源、電壓同步電路、液晶顯示屏和鍵盤分別與控制模塊相連，控制模塊通過DDS模塊連接LPF低通平滑濾波器。
2.根據權利要求1所述的正弦信號發生器，其特征在于:所述的DDS模塊包括模擬幅度調制信號模塊、模擬頻率調制信號模塊、NCO數控振蕩源和DAC數模轉換器，且NCO數控振蕩源由Nbit相位累加器和ROM只讀存儲器構成。
3.根據權利要求1所述的正弦信號發生器，其特征在于:所述的CPLD可編程邏輯器采用 EP1K30TC144-3FPGA 芯片。
4.根據權利要求3所述的正弦信號發生器，其特征在于:所述的FPGA芯片嵌入了32位的軟核處理器Microblaze,實現了對整合系統的控制。
5.根據權利要求1所述的正弦信號發生器，其特征在于:所述的DAC數模轉換器采用12位并行數模轉換器TLV5619。
全文摘要
本發明涉及一種正弦信號發生器，其主要技術特點是由電源、電壓同步電路、控制模塊、DDS模塊、LPF低通平滑濾波器、液晶顯示屏和鍵盤構成；其中，控制模塊包括CPLD可編程邏輯器和單片機，電源、電壓同步電路、液晶顯示屏和鍵盤分別與控制模塊相連，控制模塊通過DDS模塊連接LPF低通平滑濾波器。本發明設計合理，采用DDS技術，使信號發生器在保證輸出穩定的正弦波頻率情況下，能夠實現頻率可調，失真度小，頻率步進小，精確度高的特點，產生的正弦信號源可以廣泛運用于教學或高科技工業以及實驗場合。
文檔編號H03B28/00GK103095218SQ201110348058
公開日2013年5月8日 申請日期2011年11月7日 優先權日2011年11月7日
發明者毛振剛 申請人:天津長城科安電子科技有限公司