專利名稱：信號輸入電路和方法以及具有信號輸入電路的芯片的制作方法
技術領域：
本發明總體上涉及集成電路芯片領域，更具體而言，涉及一種信號輸入電路和方法以及具有信號輸入電路的芯片。
背景技術：
在集成電路芯片(以下簡稱芯片)中，各種信號例如電源信號、工作模式信號、功能信號等通過芯片的引腳(Pin)輸入到芯片中的信號輸入電路，并通過芯片中的信號輸入電路流入芯片中的相應的信號處理部件。當芯片具有多種工作模式時，需要多個工作模式信號，通過所述多個工作模式信號的組合來指示多種工作模式。在現有芯片中，通常使用單獨的工作模式引腳來輸入工作模式信號，也就是說，每個工作模式信號占用一個引腳。圖1示出現有技術的芯片中的信號輸入電路的示意性框圖。在圖1中，信號輸入電路100包括J個工作模式信號單元和K個功能信號單元，J和K分別為正整數。換言之，信號輸入電路100可包括至少一個工作模式信號單元和至少一個功能信號單元。工作模式信號單元111至IiJ的輸入端分別作為信號輸入電路100的工作模式信號輸入端，一對一地連接到芯片的工作模式信號引腳Workmode_pin[l]至Workmode_pin[J]。工作模式信號單元111至IlJ的輸出端分別輸出從工作模式信號引腳接收的工作模式信號Workmode_sig[l]至Workmode_sig[J]。功能信號單元121至12K的輸入端分別作為信號輸入電路100的功能信號輸入端，一對一地連接到芯片的功能信號引腳FUnction_pin[l]至Function_pin[K]。功能信號單元121至12K的輸出端分別輸出從功能信號引腳接收的功能信號Function_sig[l]至Function_sig[K]。現有技術中比較常見的信號單元實現方式是觸發器。在圖1的示例中，每個工作模式信號單元和每個功能信號單元都由觸發器來實現。在實際操作中，芯片通常在進入一種工作模式后就不會改變工作模式。也就是說，理想狀態下工作模式信號基本上僅在芯片被上電時用于確定芯片的工作模式，此后工作模式信號不再改變。然而，由于某些原因，可能會造成工作模式信號引腳上的信號改變并經由工作模式信號單元的觸發器輸出，從而導致芯片工作模式的改變。這在芯片已經進入一種工作模式后是不期望的。此外，在使用現有技術如圖1的信號輸入電路時，芯片中每個工作模式信號單獨占用一個引腳，這會導致引腳的浪費，尤其是在芯片的引腳緊張的情況下。
發明內容
在下文中給出了關于本發明的簡要概述，以便提供關于本發明的某些方面的基本理解。應當理解，這個概述并不是關于本發明的窮舉性概述。它并不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。本發明的一個目的是提供信號輸入電路和方法以及具有信號輸入電路的芯片，以節省使用該信號輸入電路的芯片的引腳，并保持信號例如工作模式信號的穩定。
根據本發明的一個方面,提供了一種信號輸入電路。所述信號輸入電路包括控制信號輸入端，用于接收控制信號；至少一個共用信號輸入端，每個共用信號輸入端用于接性相應的共用信號；至少一個第一信號輸出端，每個第一信號輸出端用于輸出相應的第一信號；至少一個第一信號單元，所述至少一個第一信號單元的輸入端一對一地連接到所述至少一個共用信號輸入端，所述至少一個第一信號單元的輸出端一對一地連接到所述至少一個第一信號輸出端，每個所述第一信號單元包括鎖存器，每個鎖存器在所述控制信號的控制下接收相應的共用信號并輸出所述共用信號作為第一信號；至少一個第二信號輸出端，每個第二信號輸出端用于輸出相應的第二信號；以及至少一個第二信號單元，所述至少一個第二信號單元的輸入端一對一地連接到所述至少一個共用信號輸入端，所述至少一個第二信號單元的輸出端一對一地連接到所述至少一個第二信號輸出端，每個所述第二信號單元在所述控制信號的控制下接收相應的共用信號并輸出所述共用信號作為第二信號。根據本發明的另一方面，提供了一種信號輸入方法。所述信號輸入方法用于使用根據本發明的上述方面的信號輸入電路來執行信號輸入。在一個實施例中，所述信號輸入方法進一步包括在控制信號輸入端輸入具有第一電平的控制信號，以使得連接到每個共用信號輸入端的相應第一信號單元的鎖存器被使能，以接收來自所述共用信號輸入端的共用信號并輸出所述共用信號作為第一信號，并使得連接到每個共用信號輸入端的相應第二信號單元被控制為復位或置位；以及在控制信號輸入端輸入具有與第一電平反相的第二電平的控制信號，以使得連接到每個共用信號輸入端的相應第二信號單元接收來自所述共用信號輸入端的共用信號并輸出所述共用信號作為第二信號，并使得連接到每個共用信號輸入端的相應第一信號單元的鎖存器鎖存先前接收到的共用信號。根據本發明的又一方面，提供了一種芯片。所述芯片包括控制信號引腳，用于輸入控制信號；至少一個共用引腳，每個用于輸入相應的共用信號；以及根據本發明的上述方面的信號輸入電路，所述控制信號輸入端連接到所述控制信號引腳，所述至少一個共用信號輸入端一對一地連接到所述至少一個共用引腳，所述信號輸入電路接收所述控制信號引腳的控制信號，并在所述控制信號的控制下接收所述至少一個共用引腳的相應共用信號并輸出所述共用信號作為第一信號或者第二信號。根據本發明的以上方面的信號輸入電路和方法以及芯片中，第一信號可以包括工作模式信號，第二信號可以包括功能信號。在根據本發明的以上方面的信號輸入電路和方法以及芯片中，一對第一信號與第二信號共用一個信號輸入端，并通過控制信號來控制第一信號單元和第二信號單元來接收共用信號并輸出所述共用信號作為第一信號或第二信號。由此，可以節省使用該電路作為信號輸入電路的芯片的引腳。另外，在根據本發明的以上方面的信號輸入電路和方法以及芯片中，第一信號單元使用鎖存器來實現。由于鎖存器不需要時鐘，因此所述電路可以進一步節約功率。此外，使用鎖存器來實現第一信號單元，使得當第一信號單元的鎖存器鎖存先前接收的共用信號后，第一信號單元輸入端的信號改變不會導致第一信號單元輸出端的信號改變，從而保持第一信號的穩定。
本發明可以通過參考下文中結合附圖所給出的描述而得到更好的理解，其中在所有附圖中使用了相同或相似的附圖標記來表示相同或者相似的部件。所述附圖連同下面的詳細說明一起包含在本說明書中并且形成本說明書的一部分，而且用來進一步舉例說明本發明的優選實施例和解釋本發明的原理和優點。在附圖中圖1示出現有技術的芯片中的信號輸入電路的示意性框圖；圖2示出根據本發明的一個實施例的信號輸入電路的示意性框圖；圖3示出根據本發明的所述實施例的信號輸入電路的電路示圖；圖4示出用于說明根據本發明的所述實施例的信號輸入電路的工作原理的波形圖；圖5示出根據本發明的另一個實施例的信號輸入電路的示意性框圖；圖6示出根據本發明的所述另一個實施例的信號輸入電路的電路示圖；圖7示出根據本發明的所述另一個實施例的信號輸入電路的電路示圖；圖8示出根據本發明的又一個實施例的信號輸入電路的示意性框圖；圖9示出根據本發明的所述又一個實施例的信號輸入電路的電路示圖；圖10示出根據本發明的實施例的信號輸入方法的示意性流程圖；以及圖11示出根據本發明的實施例的信號輸入電路在GPS芯片中的應用示意圖。
具體實施例方式下面將參照附圖來說明本發明的實施例。在本發明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發明無關的、本領域普通技術人員已知的部件和處理的表示和描述。在本發明的實施例中，通過信號輸入電路的部分信號輸入端共用的方法來節省使用所述信號輸入電路的芯片的引腳。圖2示出根據本發明的一個實施例的信號輸入電路的示意性框圖。如圖2所示，信號輸入電路200包括控制信號輸入端201,用于從外部(例如但不限于信號輸入電路200所設置于的芯片的控制引腳Control_pin)接收控制信號Control_sig ；L個共用信號輸入端231至23L，分別用于從外部(例如但不限于信號輸入電路200所設置于的芯片的共用引腳 Common_pin[I]至 Common_pin[L])接收共用信號 Common_sig[l]至 Common_sig[L],其中L是正整數；L個第一信號輸出端241至24L，分別用于輸出第一信號First_sig[l]至First_sig[L];以及L個第二信號輸出端251至25L,分別用于輸出第二信號Second_sig[I]至Second_sig[L]。信號輸入電路200還包括L個第一信號單元211至21L和L個第二信號單元221至22L。第一信號單元211至21L的輸入端一對一地連接到共用信號輸入端231至23L,第一信號單兀211至21L的輸出端一對一地連接到第一信號輸出端241至24L。在一個實施例中，第一信號單元211至21L每個都包括鎖存器。所述鎖存器的使能端經由控制信號輸入端201的控制信號Controlsig來控制。每個鎖存器在控制信號Controlsig的控制下接收相應的共用信號并輸出所述共用信號作為第一信號。第二信號單元221至22L的輸入端一對一地連接到共用信號輸入端231至23L，第二信號單元221至22L的輸出端一對一地連接到第二信號輸出端251至25L。每個第二信號單元的控制端經由控制信號輸入端201的控制信號Controlsig來控制。每個第二信號單元在控制信號的控制下接收相應的共用信號并輸出所述共用信號作為第二信號。更具體地說，當控制信號Controlsig具有第一電平，如邏輯O時，第一信號單元211至21L的鎖存器被使能，以接收相應的共用信號并輸出所述共用信號作為第一信號，第二信號單元221至22L被控制為置位或者復位；當控制信號Control_sig具有與第一電平相反的第二電平，如邏輯I時，第二信號單元221至22L接收相應的共用信號并輸出所述共用信號作為第二信號，第一信號單元211至21L的鎖存器鎖存先前接收到的共用信號。應當理解，在本申請中，電平指的是邏輯電平，信號的值指的是信號的邏輯值。邏輯值對應于邏輯電平，I表示高電平，O表示低電平。在信號輸入電路200中，第二信號單元可以使用任何適當的信號單元的結構來實現，而沒有限制。例如，第二信號單元可以使用由兩個級聯的D型觸發器(D-typeFlip-Flop, DFF)的功能信號單元的結構實現。應當理解，盡管圖2中示出的L表示多個，但這只是為了說明而不是限制。如上所述，L是正整數，因此也可以表示一個。也就是說，信號輸入電路200可以包括至少一個共用信號輸入端、至少一個第一信號輸出端、至少一個第一信號單元、至少一個第二信號輸出端以及至少一個第二信號單元。通過使第一信號單元和第二信號單元使用共用信號輸入端，并在控制信號的控制下分別輸出第一信號和第二信號，使得根據本發明實施例的信號輸入電路具有更少的信號輸入端，從而使應用所述信號輸入電路的芯片可以通過更少的引腳來輸入信號。在一個實施例中，所述第一信號包括工作模式信號，所述第二信號包括功能信號。圖3示出了圖2中信號輸入電路200的電路示圖。如圖3所示，在信號輸入電路300中，第一信號單元311至31L中每個都包括一個鎖存器(Latch)。L個鎖存器的輸入端D分別作為第一信號單元311至31L的輸入端，一對一地連接到L個共用信號輸入端331至33L。L個鎖存器的輸出端Q分別作為第一信號單兀311至31L的輸出端,一對一地連接到信號輸入電路300的第一信號輸出端341至34L。每個鎖存器的使能端GN連接到信號輸入電路300的控制信號輸入端301以接收控制信號Control_Sig。在該電路示例中，鎖存器的使能電平是低電平。也就是說，在使能端GN輸入信號I時，鎖存器鎖存先前輸入的信號；在使能端GN輸入信號O時,鎖存器被使能,鎖存器的輸出信號與輸入信號相同。第二信號單元321至32L中每個包括2個級聯的D型觸發器。應當理解，每個第二信號單元也可以使用任意適當的信號單元的結構來實現。另外，每個第二信號單元中也可以包括2個以上的級聯的觸發器。另外，觸發器的類型也不限于D型觸發器，也可以使用其他類型的觸發器，比如J-K觸發器、S-R觸發器等，而沒有限制。在D型觸發器中，置位端和復位端例如是高電平有效(也可以是低電平有效，這取決于觸發器的類型)，即置位電平和復位電平均為I。在置位端SET上的信號為有效電平例如高電平時，觸發器的輸出端Q輸出I ;在復位端CLR上的信號為有效電平例如高電平時，觸發器的輸出端Q輸出O。如圖3所示，在每個第二信號單元中，第一個觸發器的輸入端D作為第二信號單元的輸入端連接到一個共用信號輸入端，第二個觸發器的輸入端D連接到第一個觸發器的輸出端Q，第二個觸發器的輸出端Q作為第二信號單元的輸出端。控制信號輸入端301經由反相器303連接到每個第二信號單元中的每個觸發器的復位端CLR。在每個第二信號單元包括更多個級聯的觸發器的情況下，第一個觸發器的輸入端用作第二信號單元的輸入端，其他每個觸發器的輸入端連接到前一個觸發器的輸出端，最后一個觸發器的輸出端用作第二信號單元的輸出端。在一個實施例中，控制信號輸入端301也可以經由反相器303連接到每個第二信號單元中的每個觸發器的置位端SET。在該電路示例中，觸發器的置位電平和復位電平是高電平。也就是說，在觸發器的置位端SET或復位端CLR上輸入信號I時，觸發器被置位或復位。觸發器在被置位期間輸出信號1，在被復位期間輸出信號O。在被置位或復位期間，觸發器的輸入信號不被讀取。此外，時鐘信號輸入端302,用于從外部(例如但不限于信號輸入電路300所設置于的芯片的時鐘引腳CLK_pin)接收并向每個觸發器提供時鐘信號CLK_sig。在時鐘信號CLK_sig為電平(零或I)時，觸發器的狀態保持不變；在時鐘信號CLK_sig的值從零變為I時，如果觸發器的置位端SET和復位端CLR都無效，則觸發器的輸出端Q對輸入端D進行米樣，即觸發器的輸出信號等于輸入信號。在圖3的信號輸入電路300中，第一信號單元311至31L的鎖存器的使能電平與第二信號單元321至32L的觸發器的復位/置位電平反相。因此，為了讓第一信號單元311至31L和第二信號單元321至32L在控制信號的控制下工作而不發生沖突，在控制信號輸入端301和第二信號單元321至32L的輸入端之間加入了反相器303。如圖3所示，反相器303的輸入端連接到控制信號輸入端301，反相器303的輸出端連接到第二信號單元321至32L的每個觸發器的復位端CLR (可替換地，反相器303的輸出端也可以連接到每個觸發器的置位端SET)，反相器303用于對來自控制信號輸入端301的控制信號進行反相并輸出反相的控制信號到第二信號單元321至32L，而控制信號輸入端301直接連接到第一信號單元311至31L的鎖存器的使能端，以輸出控制信號到第一信號單元311至31L。這樣，在第一信號單元311至31L的鎖存器不鎖存信號而是輸出所接收的信號時，第二信號單元321至32L被復位(或置位)；在第一信號單元311至31L的鎖存器鎖存先前接收的信號時，第二信號單元321至32L輸出所接收的信號。在一個實施例中，反相器303也可以設置在第一信號單元311至31L的鎖存器的使能端與控制信號輸入端301之間，以保證到達第一信號單元311至31L的鎖存器的使能端的信號與到達第二信號單元321至32L的每個觸發器的復位端或置位端的信號反相，即反相器303的輸入端連接到控制信號輸入端301，反相器303的輸出端連接到第一信號單元311至31L的鎖存器的使能端，反相器303用于對來自控制信號輸入端301的控制信號進行反相并輸出反相的控制信號到第一信號單元311至31L，而控制信號輸入端301直接連接到第二信號單元321至32L的每個觸發器的復位端或置位端，以輸出控制信號到第二信號單元321至32L。另外，在一個實施例中，當第一信號單元的鎖存器的使能電平與第二信號單元的觸發器的復位/置位電平同相時，不需要引入反相器。圖4示出用于說明根據本發明的所述實施例的信號輸入電路的工作原理的波形圖。圖2和圖3所示的信號輸入電路中有多個第一信號單元和多個第二信號單元。各個第一信號單元的工作原理相同。各個第二信號單元的工作原理也相同。因此，為了簡明起見，圖4僅示出了圖3中一個第一信號單元31i和與該第一信號單元31i共同連接到一個共用信號輸入端的第二信號單元32i的工作原理的波形(其中i是正整數，且i彡L)。Commorusig[i]是第一信號單元31i和第二信號單元32i共同連接到的共用信號輸入端33i上的共用信號。
如圖4所示，當控制信號輸入端301的控制信號Control_sig為第一電平(如邏輯O)時，第一信號單元31i的鎖存器被使能以輸出所接收到的信號，即第一信號單元31i從共用信號輸入端33i接收的共用信號C0mm0n_sig[i]并輸出該共用信號作為第一信號First_sig[i]。因此，圖4顯示第一信號單元31i輸出的第一信號First_sig[i]的值與共用信號Common_sig[i]的值相同，并且隨著Common_sig[i]的改變而改變。此時，第二信號單元32i中的每個觸發器被復位為輸出0，因此第二信號單元32i輸出的第二信號Second_sig[i]的值為O。可替換地，在一個實施例中，如果控制信號輸入端301連接到第二信號單元32i的每個觸發器的置位端SET,那么當控制信號輸入端301的控制信號Control_sig為第一電平(如邏輯O)時，第二信號單元32i的每個觸發器被置位為輸出1，則第二信號單元32i輸出的第二信號Second_sig[i]的值為I。在時鐘信號CLK_sig的上升沿T41時亥lj，控制信號輸入端301的控制信號Control_sig的值變為第二電平(如邏輯I)，第一信號單元31i中的鎖存器鎖存先前接收的共用信號，第二信號單元32i中的觸發器對共用信號輸入端33i上的信號采樣，從所述共用信號輸入端33i接收相應的共用信號Commorusig [i]并輸出所述共用信號作為第二信號Second_sig[i]。由于圖3的電路示例中第二信號單元32i包括2個級聯的觸發器，因此所接收到的值為value2的共用信號Common_sig[i]在經過2個時鐘的延遲(2CLK delay)后，在時鐘信號CLK_sig的上升沿(在T42時刻)才傳遞到第二信號單元32i的輸出端并被輸出，第二信號Second_sig[i]的值變為value2。此后,在時刻T43,共用信號Common_sig[i]的值變為value3 ;第一信號單元31i中的鎖存器仍處于鎖存狀態，因此第一信號單元31i輸出的第一信號First_sig[i]的值保持為先前鎖存的value2 ;而第二信號單元32i的輸出信號SeCOnd_sig[i]的值在經過2個時鐘延遲后，在時鐘信號CLK_sig的上升沿(在時刻T44)改變為value3。有利的是，使用鎖存器來實現第一信號單元31i，當共用信號輸入端33i的共用信號Common_sig[i]從value2變為value3時,鎖存器鎖存先前接收到的共用信號值value2而不隨之變化,從而保持所輸出的第一信號First_sig[i]的穩定。在本發明的實施例中，第一電平和第二電平的值不限于圖4的示例，而是根據信號輸入電路的具體結構而定，只要第一電平與第二電平的相位相反。例如，在圖3中控制信號輸入端經由反相器連接到每個鎖存器的使能端GN而不是每個觸發器的復位端CLR的情況下，當控制信號Contix)l_Sig的值為I (即第一電平)時，第一信號單元的鎖存器被使能以輸出所接收到的信號，第二信號單元中的每個觸發器被復位；而當控制信號Controlsig的值為O (即第二電平)時，第一信號單元的鎖存器鎖存先前接收到的信號，第二信號單元輸出所接收的信號。其他情況不再一一列舉。在圖3和圖4所述的實施例中，信號輸入電路中包含相同數目的第一信號和第二信號。實際上，第一信號和第二信號的數目可以不同。例如，在具有多種工作模式的芯片中，通常，工作模式信號的數目小于功能信號的數目，但也有可能等于或大于功能信號的數目。當第一信號與第二信號的數目不同時，共用信號輸入端的數目可以但不限于與二者中數目最小的一個相同，即盡最大可能地使第一信號和第二信號經由共用信號輸入端來接收，剩余的沒有經由共用信號輸入端來接收的第一信號或第二信號可以采用任何適當的信號單元的結構來實現傳輸。為了說明目的，以下給出根據本發明其他實施例的信號輸入電路，在這些實施例中，第一信號和第二信號的數目不同。
圖5示出根據本發明的另一個實施例的信號輸入電路的示意性框圖。在該實施例中，第一信號的數目大于第二信號的數目。與圖2的信號輸入電路200相比，圖5中的信號輸入電路500還包括:M個第三信號輸入端571至57M,每個用于從外部(例如信號輸入電路500所設置于的芯片的第一信號輸入引腳)接收相應的第三信號，其中M為正整數;M個第三信號輸出端581至58M，每個用于輸出相應的第三信號作為第一信號Fisrt_sig[L+l]至Fisrt_sig[L+M]；以及M個第三信號單兀561至56M,每個用于在控制信號Control_sig的控制下接收相應的第三信號并通過第三信號輸出端581至58M輸出相應的第三信號作為第一信號Fisrt_sig[L+l]至Fisrt_sig[L+M]。第三信號單兀561至56M的輸入端一對一地連接到第三信號輸入端571至57M，第三信號單元561至56M的輸出端一對一地連接到第三信號輸出端581至58M，每個第三信號單元561至56M的控制端經由控制信號輸入端501的控制信號Control_sig來控制，并在控制信號Control_sig的控制下接收相應的第三信號并輸出相應的第三信號作為第一信號。這里，圖5示例中的第一信號的數目大于第二信號的數目，其中L個第一信號和L個第二信號通過L個共用信號輸入端531至53L進行接收并分別經由第一信號單元511至51L和第二信號單元521至52L進行輸出，而多于第二信號的其余M個第一信號(為避免混淆，在該實施例中也被稱為第三信號)則單獨采用相應的第三信號輸入端551至55M進行接收并分別經由第三信號單元561至56M來輸出。第三信號單元561至56M可以以任何適當的信號單元的結構來實現，也可以使用如圖2所示的根據本發明實施例的第一信號單元的結構來實現，而沒有限制。以下將結合圖6和7來示例性地說明第三信號單元561至56M的結構。另外，在圖5中，信號輸入電路500的其他部分，如控制信號輸入端501、共用信號輸入端531至53L、第一信號輸出端541至54L、第二信號輸出端551至55L、第一信號單兀511至51L以及第二信號單兀521至52L等的結構和功能與圖2所不的信號輸入電路200中的相應部分相同，不再重復。在一個實施例中，所述第一信號和所述第三信號包括工作模式信號，所述第二信號包括功能信號。圖6示出根據本發明的所述另一個實施例的信號輸入電路的電路示圖。圖6示出的電路是圖5的信號輸入電路500的一種具體電路示例。在該實施例中，使用鎖存器來實現未與其他信號單元共用信號輸入端的第三信號單元。具體而言，在信號輸入電路600中，M個第三信號單兀661至66M中每個都包括一個鎖存器。每個鎖存器的輸入端D用作該鎖存器所在的第三信號單元的輸入端，每個鎖存器的輸出端Q用作該鎖存器所在的第三信號單元的輸出端。每個鎖存器的使能端GN連接到控制信號輸入端601。這樣，當控制信號的值是O (即第一電平)時，第三信號單元661至66M中的鎖存器也被使能，以分別從第三信號輸入端671至67M接收相應的第三信號并分別經由第三信號輸出端681至68M輸出所述第三信號作為第一信號；當控制信號的值是I (即第二電平)時，第三信號單元661至66M中的鎖存器鎖存并輸出先前接收到的信號。圖6中的其他部分如時鐘信號輸入端602、控制信號輸入端601、共用信號輸入端631至63L、第一信號輸出端641至64L、第二信號輸出端651至65L、第一信號單元611至61L以及第二信號單元621至62L等與圖3所示的電路300中的相應部分的結構和功能相同，不再重復。圖7示出根據本發明的所述另一個實施例的信號輸入電路的電路示圖。圖7示出的電路是圖5的信號輸入電路500的另一種具體電路示例。在該實施例中，使用觸發器來實現未與其他信號單元共用信號輸入端的第三信號單元。具體而言，在信號輸入電路700中，M個第三信號單元761至76M中每個包括2個級聯的D型觸發器。應當理解，每個第三信號單元也可以包括更多個級聯的觸發器，這可以根據實際需要而定。另外，觸發器的類型也不限于D型觸發器，也可以使用其他類型的觸發器，比如J-K觸發器、S-R觸發器等，而沒有限制。在每個第三信號單元中，第一個觸發器的輸入端用作該第三信號單元的輸入端，第二個觸發器的輸入端連接到第一個觸發器的輸出端，第二個觸發器的輸出端用作該第三信號單元的輸出端。反相器703也用于對來自控制信號輸入端701的控制信號進行反相并輸出反相的控制信號到第三信號單元761至76M。控制信號輸入端701連接到反相器703的輸入端，反相器703的輸出端連接到第三信號單元761至76M的每個觸發器的復位端CLR。當然，可替代地，反相器1103的輸出端也可以連接到第三信號單元761至76M的每個觸發器的置位端SET。在使用更多個級聯的觸發器的情況下，第一個觸發器的輸入端用作第三信號單元的輸入端，其他每個觸發器的輸入端連接到前一個觸發器的輸出端，最后一個觸發器的輸出端用作第三信號單元的輸出端。這樣，當控制信號的值是0(即第一電平)時，第三信號單元761至76M中的每個觸發器被控制為復位或者置位；當控制信號的值是I (即第二電平)時，第三信號單元761至76M分別從第三信號輸入端771至77M接收相應的第三信號并分別經由第三信號輸出端781至78M輸出所述第三信號作為第一信號。信號輸入電路700中的其他部分如控制信號輸入端701、時鐘信號輸入端702、共用信號輸入端731至73L、第一信號輸出端741至74L、第二信號輸出端751至75L、第一信號單元711至71L以及第二信號單元721至72L等與圖3所示的電路300中的相應部分的結構和功能相同，不再重復。圖8示出根據本發明的又一個實施例的信號輸入電路的示意性框圖。在該實施例中，第二信號的數目大于第一信號的數目。與圖2的信號輸入電路200相比，圖8中的信號輸入電路800還包括N個第四信號輸入端871至87N,每個用于從外部(例如信號輸入電路800所設置于的芯片的第二信號輸入引腳)接收相應的第四信號，其中N為正整數；N個第四信號輸出端881至88N,每個用于輸出相應的第四信號作為第二信號Second_sig[L+l]至Second_sig[L+N]；以及N個第四信號單元861至86N,每個用于在控制信號的控制下接收相應的第四信號并通過第四信號輸出端881至88N輸出相應的第四信號作為第二信號Second_sig[L+l]至Second_sig[L+N]。第四信號單兀861至86N的輸入端一對一地連接到第四信號輸入端871至87N，第四信號單元861至86N的輸出端一對一地連接到第四信號輸出端881至88N。每個第四信號單元的控制端連接到控制信號輸入端801。這里，圖8示例中的第二信號的數目大于第一信號的數目，因此其中L個第二信號和L個第一信號通過L個共用信號輸入端831至83L進行接收并分別經由第二信號單元821至82L和第一信號單元811至81L進行輸出，而多于第一信號的其余N個第二信號(為避免混淆，在該實施例中也稱為第四信號)則單獨采用相應的第四信號輸入端來接收并分別經由第四信號單元861至86N進行輸出。第四信號單元861至86N可以以現有的任何適當的信號單元的結構來實現，而沒有限制。以下將結合圖11來示例性地說明第四信號單元861至86N的結構。另夕卜，在圖8中，信號輸入電路800的其他部分，如控制信號輸入端801、共用信號輸入端831至83L、第一信號輸出端841至84L、第二信號輸出端851至85L、第一信號單兀811至81L以及第二信號單元821至82L等的結構和功能與圖2所示的信號輸入電路200中的相應部分相同，不再重復。在一個實施例中，所述第一信號可以包括工作模式信號，所述第二信號和第四信號可以包括功能信號。圖9示出根據本發明的所述又一個實施例的信號輸入電路的電路示圖。圖9示出的電路是圖8的信號輸入電路800的一種具體電路示例。在該實施例中，未與其他信號單元共用信號輸入端的第四信號單元使用觸發器來實現。具體而言，在信號輸入電路900中，N個第四信號單元961至96N中每個包括2個級聯的D型觸發器。應當理解，觸發器的類型也不限于D型觸發器，也可以使用其他類型的觸發器而沒有限制。在每個第四信號單元中，第一個觸發器的輸入端用作該第四信號單元的輸入端，第二個觸發器的輸入端連接到第一個觸發器的輸出端，第二個觸發器的輸出端用作該第四信號單元的輸出端。反相器903也用于對來自控制信號輸入端901的控制信號進行反相并輸出反相的控制信號到第四信號單元961至96N。控制信號輸入端901連接到反相器903的輸入端，反相器903的輸出端連接到第四信號單元961至96N的每個觸發器的復位端CLR。當然，可替代地，反相器903的輸出端也可以連接到第四信號單元961至96N的每個觸發器的置位端SET。在其他實施例中，每個第四信號單元也可以包括更多個級聯的觸發器，這可以根據實際需要而定。在使用更多個級聯的觸發器的情況下，第一個觸發器的輸入端用作第四信號單元的輸入端，其他每個觸發器的輸入端連接到前一個觸發器的輸出端，最后一個觸發器的輸出端用作第四信號單元的輸出端。這樣，當控制信號的值是0(即第一電平)時，第四信號單元961至96N中的每個觸發器被控制為復位或者置位；當控制信號的值是I (即第二電平)時，第四信號單元961至96N分別從第四信號輸入端971至97N接收相應的第四信號并分別經由第四信號輸出端981至98N輸出所接收的第四信號作為第二信號。信號輸入電路900中的其他部分如控制信號輸入端901、時鐘信號輸入端902、共用信號輸入端931至93L、第一信號輸出端941至94L、第二信號輸出端951至95L、第一信號單元911至91L以及第二信號單元921至92L等與圖3所示的電路300中的相應部分的結構和功能相同，不再重復。根據本發明實施例的上述信號輸入電路可以用于具有多個工作模式的芯片中。具體而言，上述信號輸入電路可以作為芯片的信號輸入電路設置在芯片中。在這樣的情況下，第一信號可以是芯片的工作模式信號，第二信號可以是芯片的功能信號。圖10示出根據本發明的實施例的信號輸入方法的示意性流程圖。根據本發明實施例的信號輸入方法用于使用根據本發明上述實施例的信號輸入電路來執行信號輸入。在根據本發明一個具體實施例的所述方法中，在步驟S1010中，在信號輸入電路的控制信號輸入端輸入具有第一電平的控制信號，以使得連接到每個共用信號輸入端的相應第一信號單元的鎖存器被使能，以接收來自所述共用信號輸入端的共用信號并輸出共用信號作為第一信號，并使得連接到每個共用信號輸入端的相應第二信號單元被控制為復位或置位。接著，在步驟S1020中，在信號輸入電路的控制信號輸入端輸入具有與第一電平反相的第二電平的控制信號，以使得連接到每個共用信號輸入端的相應第二信號單元接收來自所述共用信號輸入端的共用信號并輸出共用信號作為第二信號，并使得連接到每個共用信號輸入端的相應第一信號單元的鎖存器鎖存先前接收到的共用信號。關于所述方法中每個步驟的更具體細節，可以參考以上對根據本發明實施例的信號輸入電路的操作的描述，這里不再贅述。根據本發明的一個實施例，還提供了一種具有信號輸入電路的芯片。所述芯片可以包括控制信號引腳，用于輸入控制信號；至少一個共用引腳，每個用于輸入相應的共用信號；以及根據本發明的上述實施例的信號輸入電路，信號輸入電路的控制信號輸入端連接到所述控制信號引腳，信號輸入電路的所述至少一個共用信號輸入端一對一地連接到所述至少一個共用引腳，所述信號輸入電路接收所述控制信號引腳的控制信號，并在所述控制信號的控制下接收所述至少一個共用引腳的相應共用信號并輸出所述共用信號作為第
一信號或者第二信號。在根據本發明的實施例的上述信號輸入電路和方法以及具有信號輸入電路的芯片中，一對第一信號與第二信號共用一個信號輸入端，并通過控制信號來控制第一信號單元和第二信號單元來接收共用信號并輸出所述共用信號作為第一信號或第二信號。由此，可以節省使用該電路作為信號輸入電路的芯片的引腳。另外，在根據本發明的實施例的上述信號輸入電路和方法以及具有信號輸入電路的芯片中，第一信號單元使用鎖存器來實現。由于鎖存器不需要時鐘，因此所述電路可以進一步節約功率。此外，使用鎖存器來實現第一信號單元，使得當第一信號單元的鎖存器鎖存先前接收的共用信號后，第一信號輸入端的信號改變不會導致第一信號單元的輸出端的信號改變，從而保持第一信號的穩定。圖11示出根據本發明的實施例的信號輸入電路在GPS(Global PositioningSystem)芯片中的應用示意圖。在圖11中，信號輸入電路1100設置在GPS芯片中。為簡明起見，圖11中僅示出信號輸入電路1100的概要電路圖。GPS芯片包括但不限于3個共用信號輸入引腳 Workmode_function_pin[I]至 Workmode_function_pin[3]，控制信號引腳，時鐘信號引腳和電源電壓引腳，其中3個共用信號輸入引腳Workmode_function_pin[l]至fforkmode_function_pin [3] 一對一地連接到外部設備HOST的通用輸入輸出引腳GPIO[I]、GPI0[2]和GPI0[3]引腳，控制信號引腳連接到HOST的通用輸入輸出引腳GPI0
，電源電壓引腳連接到供電電壓VCC，時鐘信號引腳用于接收時鐘信號。GPS芯片的供電電壓VCC經過電阻Rl后，與控制信號引腳所接收的來自HOST通用輸入輸出引腳GPI0
的信號一起輸入到一個與門，與門的輸出端連接到輸入電路1100的控制信號輸入端1101。當GPS芯片上電時，VCC由O到1，相應地產生一個緩慢地由O到I的復位信號Reset_n。Reset_n的變化要比VCC的變化緩慢。因此，在VCC的值已變為I時，Reset_n的值還要保持為O —段時間。在該段時間，信號輸入電路1100的控制信號為0，相應地，信號輸入電路1100中的共用信號輸入引腳可以用于接收工作模式信號。在VCC上電后，經過上述一段時間后，Reset_n信號也變為I。此后，當HOST通過引腳GPIO
發出信號的值為I時，信號輸入電路1100的控制信號為I，相應地，信號輸入電路1100中的共用信號輸入端可以用于接收功能信號；當HOST通過引腳GPI0
發出信號的值為O時，信號輸入電路1100的控制信號為0，相應地，信號輸入電路1100中的共用信號輸入端可以用于接收工作模式信號。也就是說，信號輸入電路1100的控制信號輸入端1101上的控制信號可以由芯片的供電電壓產生，也可以由其他外部設備(或芯片)產生。信號輸入電路1100中包括但不限于3個第一信號單兀和3個第二信號單兀。該實施例中，第一信號單元是工作模式信號單元，第二信號單元是功能信號單元。每個工作模式信號單元包括鎖存器Latch。每個功能信號單元由兩個級聯的D型觸發器DFF組成。3個鎖存器的輸入端一對一地經由3個共用信號輸入引腳連接到HOST的GPI0[1]、GPI0[2]和GP10[3]引腳，3個鎖存器的輸出端分別用于輸出相應的工作模式信號。3個功能信號單元的輸入端也一對一地經由3個共用信號輸入引腳連接到HOST的GP10[1]、GP10[2]和GP10[3]引腳，3個功能信號單元的輸出端分別用于輸出相應的功能信號。3個鎖存器的使能端和每個觸發器的復位端都連接到控制信號輸入端1101。當控制信號為O時，3個鎖存器Latch分別接收從HOST的GPIO [I]、GPIO [2]和GP10[3]輸入的共用信號并作為工作模式信號輸出，直到控制信號為I時鎖存先前接收的工作模式信號。在信號輸入電路1100中，三個鎖存器的輸出組成一個3比特信號Workmode_sig[3:l]，用于確定GPS芯片的工作模式。當控制信號為O時，功能信號單元中的所有觸發器DFF被復位為0，直到控制信號為I。當控制信號為I時，觸發器對來自HOST的GPIO [I]、GP10[2]和GP10[3]的信號進行采樣，并隨后輸出所采樣的信號。外部設備HOST可在GPS芯片上電或通過GP10
發出低電平信號的同時，通過GP10[1]、GP10[2]和GPIO [3]輸出GPS芯片的工作模式信號。GPS芯片有8中工作模式，具體如表I所示。3比特信號Workmode_sig[3:1]可以指示這8中工作模式。表I
權利要求
1.一種信號輸入電路,其特征在于,所述信號輸入電路包括: 控制信號輸入端，用于接收控制信號； 至少一個共用信號輸入端，每個共用信號輸入端用于接收相應的共用信號； 至少一個第一信號輸出端，每個第一信號輸出端用于輸出相應的第一信號； 至少一個第一信號單元，所述至少一個第一信號單元的輸入端一對一地連接到所述至少一個共用信號輸入端，所述至少一個第一信號單元的輸出端一對一地連接到所述至少一個第一信號輸出端，每個所述第一信號單元包括鎖存器，每個鎖存器在所述控制信號的控制下接收相應的共用信號并輸出所述共用信號作為第一信號； 至少一個第二信號輸出端，每個第二信號輸出端用于輸出相應的第二信號；以及 至少一個第二信號單元，所述至少一個第二信號單元的輸入端一對一地連接到所述至少一個共用信號輸入端，所述至少一個第二信號單元的輸出端一對一地連接到所述至少一個第二信號輸出端，每個所述第二信號單元在所述控制信號的控制下接收相應的共用信號并輸出所述共用信號作為第二信號。
2.根據權利要求1所述的電路，其特征在于，每個所述第一信號單元的鎖存器的使能端和每個所述第二信號單元的控制端都連接到所述控制信號輸入端。
3.根據權利要求1所述的電路，其特征在于，每個所述第二信號單元包括多個級聯的觸發器，其中，第一個觸發器的輸入端用作所述第二信號單元的輸入端，其他每個觸發器的輸入端連接到前一個觸發器的輸出端，最后一個觸發器的輸出端用作所述第二信號單元的輸出端。
4.根據權利要求3所述的電路，其特征在于，所述鎖存器的使能電平與所述觸發器的復位或置位電平反相 ，并且， 所述電路還包括: 反相器，所述反相器的輸入端連接到所述控制信號輸入端，其中，所述反相器的輸出端連接到所述至少一個第二信號單元中的每個觸發器的復位端或置位端，所述反相器用于對來自所述控制信號輸入端的控制信號進行反相并輸出反相的控制信號到所述至少一個第二信號單元，而所述控制信號輸入端還連接到所述至少一個第一信號單元的鎖存器的使能端，用于輸出所述控制信號到所述至少一個第一信號單元的鎖存器；或者， 所述反相器的輸出端連接到所述至少一個第一信號單元的鎖存器的使能端，所述反相器用于對來自所述控制信號輸入端的控制信號進行反相并輸出反相的控制信號到所述至少一個第一信號單元的鎖存器，而所述控制信號輸入端還連接到所述至少一個第二信號單元中的每個觸發器的復位端或置位端，用于輸出所述控制信號到所述至少一個第二信號單J Li ο
5.根據權利要求1所述的電路，其特征在于， 當所述控制信號具有第一電平時，所述第一信號單元的鎖存器被使能，以接收相應的共用信號并輸出所述共用信號作為所述第一信號，所述第二信號單元被控制為復位或置位；以及 當所述控制信號具有與所述第一電平反相的第二電平時，所述第二信號單元接收相應的共用信號并輸出所述共用信號作為所述第二信號，所述第一信號單元的鎖存器鎖存先前接收到的共用信號。
6.根據權利要求1所述的電路，其特征在于，所述電路還包括: 至少一個第三信號輸入端，每個第三信號輸入端用于接收相應的第三信號； 至少一個第三信號輸出端；以及 至少一個第三信號單元，所述至少一個第三信號單元的輸入端一對一地連接到所述至少一個第三信號輸入端，所述至少一個第三信號單元的輸出端一對一地連接到所述至少一個第三信號輸出端，每個所述第三信號單元在所述控制信號的控制下接收相應的第三信號并通過所述至少一個第三信號輸出端輸出所述第三信號作為所述第一信號。
7.根據權利要求6所述的電路，其特征在于，所述第三信號單元包括鎖存器。
8.根據權利要求7所述的電路，其特征在于， 所述第三信號單元的鎖存器的使能端連接到所述控制信號輸入端， 當所述控制信號具有第一電平時，所述第三信號單元的鎖存器被使能，以接收相應的第三信號并輸出所述第三信號作為所述第一信號；以及 當所述控制信號具有與所述第一電平反相的第二電平時，所述第三信號單元的鎖存器鎖存先前接收到的所述第三信號。
9.根據權利要求6所述的電路，其特征在于，所述第三信號單元包括多個級聯的觸發器，其中，第一個觸發器的輸入端用作所述第三信號單元的輸入端，其他每個觸發器的輸入端連接到前一個觸發器的輸出端，最后一個觸發器的輸出端用作所述第三信號單元的輸出端。
10.根據權利要求9所述的電路，其特征在于，所述電路還包括: 反相器，所述反相器的輸入端連接到所述控制信號輸入端，所述反相器的輸出端連接到所述第三信號單元中的每個觸發器的復位端或置位端，用于對來自所述控制信號輸入端的控制信號進行反相并輸出反相的控制信號到所述第三信號單元； 當所述控制信號具有第一電平時，所述第三信號單元被控制為復位或置位；以及當所述控制信號具有與所述第一電平反相的第二電平時，所述第三信號單元接收相應的第三信號并輸出所述第三信號作為所述第一信號。
11.根據權利要求1所述的電路，其特征在于，所述信號輸入電路還包括: 至少一個第四信號輸入端，每個第四信號輸入端用于接收相應的第四信號； 至少一個第四信號輸出端；以及 至少一個第四信號單元，所述至少一個第四信號單元的輸入端一對一地連接到所述至少一個第四信號輸入端，所述至少一個第四信號單元的輸出端一對一地連接到所述至少一個第四信號輸出端，每個所述第四信號單元在所述控制信號的控制下接收相應的第四信號并通過所述至少一個第四信號輸出端輸出所述第四信號作為所述第二信號。
12.根據權利要求11所述的電路，其特征在于，所述第四信號單元包括級聯的多個觸發器，其中，第一個觸發器的輸入端用作所述第四信號單元的輸入端，其他每個觸發器的輸入端連接到前一個觸發器的輸出端，最后一個觸發器的輸出端用作所述第四信號單元的輸出端。
13.根據權利要求12所述的電路，其特征在于，所述電路還包括: 反相器，所述反相器的輸入端連接到所述控制信號輸入端，所述反相器的輸出端連接到所述第四信號單元中的每個觸發器的復位端或置位端，用于對來自所述控制信號輸入端的控制信號進行反相并輸出反相的控制信號到所述第四信號單元； 當所述控制信號具有第一電平時，所述第四信號單元被控制為復位或置位；以及 當所述控制信號具有與所述第一電平反相的第二電平時，所述第四信號單元接收相應的第四信號并輸出所述第四信號作為所述第二信號。
14.根據權利要求1所述的電路，其特征在于，所述第一信號包括工作模式信號，所述第二信號包括功能信號。
15.根據權利要求1所述的電路，其特征在于，所述控制信號由所述電路的供電電壓產生，或者由外部設備產生。
16.—種信號輸入方法,其特征在于,所述方法用于使用如權利要求1所述的信號輸入電路來執行信號輸入。
17.根據權利要求16所述的方法，其特征在于， 在所述控制信號輸入端輸入具有第一電平的控制信號，以使得連接到每個共用信號輸入端的相應第一信號單元的鎖存器被使能，以接收來自所述共用信號輸入端的共用信號并輸出所述共用信號作為第一信號，并使得連接到每個共用信號輸入端的相應第二信號單元被控制為復位或置位；以及 在所述控制信號輸入端輸入具有與所述第一電平反相的第二電平的控制信號，以使得連接到每個共用信號輸入端的相應第二信號單元接收來自所述共用信號輸入端的共用信號并輸出所述共用信號作為第二信號，并使得連接到每個共用信號輸入端的相應第一信號單元的鎖存器鎖存先前接收到的共用信號。
18.根據權利要求16所述的方法，其特征在于，所述第一信號包括工作模式信號，所述第二信號包括功能信 號。
19.根據權利要求16的所述方法，其特征在于，所述控制信號由所述電路的供電電壓產生，或者由外部設備產生。
20.一種芯片，其特征在于，所述芯片包括: 控制信號引腳，用于輸入控制信號； 至少一個共用引腳，每個用于輸入相應的共用信號；以及 根據權利要求1至15中任何一個所述的信號輸入電路，所述控制信號輸入端連接到所述控制信號引腳，所述至少一個共用信號輸入端一對一地連接到所述至少一個共用引腳，所述信號輸入電路接收所述控制信號引腳的控制信號，并在所述控制信號的控制下接收所述至少一個共用引腳的相應共用信號并輸出所述共用信號作為第一信號或者第二信號。
全文摘要
本發明公開了一種信號輸入電路和方法以及具有信號輸入電路的芯片。所述信號輸入電路包括控制信號輸入端，用于接收控制信號；至少一個共用信號輸入端，每個用于接收相應的共用信號；至少一個第一信號輸出端，每個用于輸出相應的第一信號；至少一個第一信號單元，每個第一信號單元包括鎖存器，每個鎖存器在控制信號的控制下接收并輸出相應的共用信號作為第一信號；至少一個第二信號輸出端，每個用于輸出相應的第二信號；以及至少一個第二信號單元，每個第二信號單元在控制信號的控制下接收并輸出相應的共用信號作為第二信號。
文檔編號H03K19/0175GK103078624SQ20111033506
公開日2013年5月1日 申請日期2011年10月26日 優先權日2011年10月26日
發明者張衛華, 喻梅 申請人:邁實電子(上海)有限公司