專利名稱：時鐘跟隨電路和時鐘電路的跟隨方法
技術領域：
本發明涉及時鐘電路領域，尤其涉及一種時鐘跟隨電路和時鐘電路的跟隨方法。
背景技術：
時鐘是任何時序數字電路的關鍵組成部分，特別對于定時和頻率要求高的通信設備、自動控制系統、計算機硬件等而言更是影響通信質量、控制準確度、計算效率等指標的關鍵因素。在數字同步網中，互連設備需要同步時鐘來保持數據同步，但直接使用外部時鐘來保持同步，存在時鐘信號質量差、抖動大的問題。同步時鐘源電路一般都采用專用時鐘跟隨電路來實現。在通信網中，同步數字網設備占重要地位，它屬于支撐網的范疇，在整個通信網中為其他數字通信設備和網絡設備提供高穩定度和高精度的時鐘源，關系著系統各個部分的性能及通信質量，該設備的核心技術就是時鐘跟隨，即本地的時鐘源跟隨外部輸入的校準時鐘源。這里跟隨的標準即保持兩時鐘源的頻率相同且相位差恒定，或相位差在一個較小的范圍浮動。時鐘跟隨電路，一般使用數字鑒相單元對外部輸入的校準時鐘源和本地時鐘源的反饋進行鑒相，然后根據數字鑒相單元輸出的兩者的相位差來調整本地時鐘源，使本地時鐘源和校準時鐘源保持同步。電路通過對數字鑒相單元的輸出的處理來實現對校準時鐘源的跟蹤，實現本地時鐘源和校準時鐘源的同步，輸出符合標準的時鐘供對端數字設備使用。現有技術中，時鐘跟隨電路一般由中央處理單元(Central Process Unit，簡稱 “CPU”)、邏輯電路模塊、本地時鐘源、計數器、鑒相時鐘、數字鎖相環等組成。時鐘跟隨原理 邏輯電路模塊對校準時鐘源和本地時鐘源的相位差計數，計數通過計數器使用鑒相時鐘實現，由校準時鐘源和本地時鐘源的脈沖觸發，并將鑒相計數結果發給CPU，CPU根據得到的相位差通過鎖相算法實現鎖相。最后，將鎖相數據送給鎖相環，由鎖相環輸出跟隨時鐘。圖5示出了邏輯電路模塊對校準時鐘源和本地時鐘源的相位差計數的時序信號波形圖。其中鑒相時鐘信號表示用于鑒相的高頻時鐘，它的頻率高于校準時鐘源信號和本地時鐘源信號。如圖5所示，校準時鐘源信號的上升沿觸發計數器開始計數，計數器按脈沖的方式對每個鑒相時鐘信號進行計數，并由本地時鐘源信號的上升沿結束計數器的計數， 所以這個時候的計數值對應著圖中的鑒相時鐘信號的脈沖數。每次計數結束時對計數值進行鎖存并通知CPU，通知方法可是中斷方式或者查詢方式等。CPU根據得到的計數值和鑒相時鐘信號、本地時鐘源信號的周期算出校準時鐘源和本地時鐘源的相位差，然后根據鎖相算法實現對設備的輸出的處理，使得設備的本地時鐘源始終鎖定校準時鐘源。該過程是一個實時跟隨的過程，邏輯電路模塊不停的采樣兩個時鐘源的相位差，然后CPU根據相位差不停的調整，直到完全達到要求的跟隨狀態。在實際應用中，上述電路存在以下問題該電路需要CPU和高頻率的鑒相時鐘信號，CPU受其軟件架構影響，其響應速度具有一定不可控性和不確定性，對時鐘跟隨精度造成不良影響。
發明內容
有鑒于此，本發明提出一種時鐘跟隨電路，實現本地時鐘與外部時鐘同步，可提高時鐘電路的跟隨精度。本發明還提出一種時鐘電路的跟隨方法，實現本地時鐘與外部時鐘同步，可提高時鐘電路的跟隨精度。為達到上述目的，本發明實施例的技術方案是這樣實現的一種時鐘跟隨電路，包括數字鑒相單元、數模轉換單元、時鐘生成單元，其中數字鑒相單元，用于接收本地時鐘源信號和外部輸入的校準時鐘源信號，對所述本地時鐘源信號和校準時鐘源信號進行分頻，鑒別出分頻后得到的相同頻率的本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成占空比可調脈沖PWM信號，對所述PWM信號進行分頻，并將分頻后的PWM信號輸出；數模轉換單元，用于接收來自數字鑒相單元的分頻后的PWM信號，將所述PWM信號轉換為模擬電壓控制信號，并將所述模擬電壓控制信號輸出；時鐘生成單元，用于接收來自數模轉換單元的模擬電壓控制信號，根據所述模擬電壓控制信號，調節時鐘生成單元輸出頻率，形成本地時鐘源信號反饋至數字鑒相單元。一種時鐘電路的跟隨方法，包括以下步驟Si、接收本地時鐘源信號、和校準時鐘源信號，對所述本地時鐘源信號和校準時鐘源信號進行分頻，鑒別出分頻后得到的頻率相同的本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成PWM信號，對所述PWM信號進行分頻；S2、將分頻后的PWM信號轉換為模擬電壓控制信號，根據所述模擬電壓控制信號， 調節時鐘頻率，并將該時鐘作為步驟Si所述的本地時鐘源信號。本發明的有益效果為，通過使用可編程邏輯芯片FPGA進行運算來輸出外部時鐘和本地的相位差，產生含相位差信息的PWM信號，調節壓控晶振的輸出頻率，來實現本地時鐘與外部時鐘同步，可提高時鐘電路的跟隨精度。
圖1為本發明實施例的電路結構圖；圖2為本發明實施例的數字鑒相單元結構示意圖；圖3為本發明實施例的方法流程圖；圖4為根據本發明實施例的方法流程示意圖；圖5為現有技術的時序信號波形圖；圖6為本發明實施例的電路信號示意圖。
具體實施例方式為了使本發明的目的、技術方案及優點更加清楚明白，以下通過具體實施例并參見附圖，對本發明進行詳細說明。本發明實施例中，記數字同步網設備外部輸入的時鐘為校準時鐘源，定義數字同步網設備本地生成的時鐘為本地時鐘源。
本發明實施例的電路結構如圖1所示，一種時鐘跟隨電路，包括數字鑒相單元、 數模轉換單元、時鐘生成單元，其中數字鑒相單元101，如圖2所示，包括1/X分頻器，用于接收本地時鐘源的信號，對所述本地時鐘源的信號進行IM分頻，并將分頻后的信號輸出；1/N2分頻器，用于接收校準時鐘源的信號，對所述校準時鐘源的信號進行1/N2分頻，并將分頻后的信號輸出；上述分頻是為了放大本地時鐘源信號和校準時鐘源信號的相位差，同時使經過1/ N1分頻器和1/ 分頻器分頻后的本地時鐘源信號和校準時鐘源信號的頻率相同。數字鑒相單元接收到的本地時鐘源信號和校準時鐘源信號的頻率可能不相同，因為本地時鐘源是數字同步網設備本地的時鐘，由壓控晶振產生，一般壓控晶振產生的頻率沒有外部輸入的校準時鐘源信號的頻率高，即一般本地時鐘源信號的頻率沒有校準時鐘源信號的頻率高，只有本地時鐘源信號和校準時鐘源信號的頻率相同時，才能進行兩者相位的比較。例如本地時鐘源信號的頻率是100M，N1為10，分頻后的頻率為19MX Ι/Ν:= 19MX1/10 = 1. 9M。校準時鐘源信號的頻率是38M，N2為20，分頻后的頻率也為38MX 1/N2 = 38MX1/20 = 1. 9M。鑒相模塊，用于接收來自1/X分頻器和1/ 分頻器分頻后的相同頻率的信號， 鑒別出本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成PWM信號 (Pulse Width Modulation占空比可調脈沖)，并將所述PWM信號輸出。所述鑒別出本地時鐘源信號和校準時鐘源信號之間的相位差，并根據所述相位差形成PWM信號，包括當本地時鐘源信號的上升沿來到時，PWM信號置為1 ；當校準時鐘源信號的上升沿來到時，PWM信號置為0。或者當校準時鐘源信號的上升沿來到時，PWM信號置為1 ；當本地時鐘源信號的上升沿來到時，PWM信號置為0。PWM信號置為1，表示P麗高電平；PWM信號置為0，表示PWM低電平。即只要本地時鐘源信號和校準時鐘源信號有相位差，PWM信號就不會為0。上述對PWM信號的設置是為了使PWM高電平脈寬跟隨本地時鐘源信號和校準時鐘源信號的相位差變化而變化。本地時鐘源信號和校準時鐘源信號的相位差越大，PWM高電平脈寬越寬，本地時鐘源信號和校準時鐘源信號的相位差越小，PWM高電平脈寬越窄。1/M分頻器，用于接收來自鑒相模塊的PWM信號，對所述PWM信號進行1/M分頻，并將分頻后的PWM信號輸出。由于輸出的PWM信號會發送到數模轉換單元，數模轉換單元使用RC濾波電路實現，RC濾波電路是個低通濾波器，使用該濾波電路濾除單向脈動電壓中的諧波分量，從而得到比較平滑的直流電壓，即頻率較高的諧波將被濾除。PWM信號的頻率越大，通過RC濾波電路后得到的模擬電壓控制信號的電壓幅度越小。因此，需要進行M分頻，降低頻率，讓諧波能量保持在期望值。上述數字鑒相單元101包括一個鑒相模塊和三個分頻器，使用可編程邏輯芯片實現，即FPGA(Field Programmable Gate Array，現場可編程門陣列)。其中，鑒相模塊是一個異或門。數模轉換單元102，用于接收來自數字鑒相單元101的PWM信號，通過RC濾波的方式，將所述PWM信號轉換為模擬電壓控制信號，并將所述模擬電壓控制信號輸出。選擇RC濾波電路是因為，RC濾波電路是無源濾波電路，電路簡單，抗干擾能力強， 有較好的低頻性能，并且選用標準的阻容元件易得。PWM信號的頻率f與RC濾波電路的電阻R和電容C之間的關系如下
輸出電壓_ 1 (輸入電壓_ l + j(2nRCf)其中，A(f)為輸出電壓增益，A(f)小于1。記PWM信號占空比為ζ，PWM信號輸入的電壓幅度為ex，則RC濾波電路輸出的模擬電壓控制信號的電壓幅度V為
V = zex.A(f) = zex——---[1]
x “ x l + j(2nRCf)從式[1]可以看出，PWM信號的頻率和PWM信號占空比可以通過RC濾波電路轉化成模擬電壓控制信號。PWM信號的頻率f越大，模擬電壓控制信號的電壓幅度越小。PWM信號占空比越大，PWM高電平脈寬越寬，模擬電壓控制信號的電壓幅度越大。所述數模轉換單元102使用RC濾波電路實現。時鐘生成單元103，用于接收來自數模轉換單元102的模擬電壓控制信號，根據所述模擬電壓控制信號，調節時鐘生成單元內部壓控晶振的輸出頻率，形成本地時鐘源信號， 將所述本地時鐘源信號反饋至數字鑒相單元101。所述時鐘生成單元為壓控晶振電路。根據所述模擬電壓控制信號，調節時鐘生成單元內部的壓控晶振的頻偏，形成本地時鐘源信號，具體為設壓控晶振的相關參數如下Pullability (可調頻偏范圍)-h h (單位 ppm，part per million 百萬分之， 是10的-6次方)；壓控晶振頻率范圍az bz(單位赫茲)，~是壓控晶振的起始頻率；Control Voltage range (控制電壓幅度):av bv(單位伏特)，則單位控制電壓幅度提升的頻率=2h/(av-bv)(單位赫茲)[2]壓控晶振輸出的頻率=壓控晶振起始頻率+模擬電壓控制信號的電壓幅度X單位控制電壓幅度提升的頻率根據式[1]、式[2]，可得:
權利要求
1.一種時鐘跟隨電路，其特征在于，該時鐘跟隨電路包括數字鑒相單元、數模轉換單元、時鐘生成單元，其中數字鑒相單元，用于接收本地時鐘源信號和外部輸入的校準時鐘源信號，對所述本地時鐘源信號和校準時鐘源信號進行分頻，鑒別出分頻后得到的相同頻率的本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成占空比可調脈沖PWM信號，對所述 PWM信號進行分頻，并將分頻后的PWM信號輸出；數模轉換單元，用于接收來自數字鑒相單元的分頻后的PWM信號，將所述PWM信號轉換為模擬電壓控制信號，并將所述模擬電壓控制信號輸出；時鐘生成單元，用于接收來自數模轉換單元的模擬電壓控制信號，根據所述模擬電壓控制信號，調節時鐘生成單元輸出頻率，形成本地時鐘源信號反饋至數字鑒相單元。
2.根據權利要求1所述的時鐘跟隨電路，其特征在于，所述數字鑒相單元，為現場可編程門陣列FPGA，包括分頻器、1/ 分頻器、鑒相模塊和1/M分頻器，其中1/X分頻器，用于接收本地時鐘源的信號，對所述本地時鐘源的信號進行1/^分頻，并將分頻后的信號輸出；1/N2分頻器，用于接收校準時鐘源的信號，對所述校準時鐘源的信號進行1/隊分頻，并將分頻后的信號輸出；所述K、N2的值滿足本地時鐘源信號的頻率_校準時鐘源信號的頻率.N；^‘鑒相模塊，用于接收來自1/^分頻器和1/N2分頻器的信號，鑒別出本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成PWM信號，并將所述PWM信號輸出；1/M分頻器，用于接收來自鑒相模塊的PWM信號，對所述PWM信號進行1/M分頻，并將分頻后的PWM信號輸出；所述M的取值使得時鐘生成單元輸出頻率頻偏達到期望值。
3.根據權利要求2所述的時鐘跟隨電路，其特征在于，所述鑒別出本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成PWM信號，包括當本地時鐘源信號的上升沿來到時，PWM信號置為1 ；當校準時鐘源信號的上升沿來到時，PWM信號置為0;或者當校準時鐘源信號的上升沿來到時，PWM信號置為1 ；當本地時鐘源信號的上升沿來到時，PWM信號置為0;所述PWM信號置為1，表示PWM高電平，PWM信號置為0，表示PWM低電平。
4.根據權利要求1所述的時鐘跟隨電路，其特征在于，所述數模轉換單元，為RC濾波電路，所述模擬電壓控制信號的電壓幅度V滿足V = ze .A(f) = zex---x “ x l + j(2nRCf)其中，ζ為PWM信號占空比，ex為PWM信號輸入的電壓幅度，R為RC濾波電路的電阻，C 為RC濾波電路的電容，f為PWM信號的頻率。
5.根據權利要求1所述的時鐘跟隨電路，其特征在于，所述時鐘生成單元為壓控晶振電路，所述壓控晶振的輸出頻率為壓控晶振輸出的頻率
6.一種時鐘電路的跟隨方法，其特征在于，包括以下步驟51、接收本地時鐘源信號、和校準時鐘源信號，對所述本地時鐘源信號和校準時鐘源信號進行分頻，鑒別出分頻后得到的頻率相同的本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成PWM信號，對所述PWM信號進行分頻；52、將分頻后的PWM信號轉換為模擬電壓控制信號，根據所述模擬電壓控制信號，調節時鐘頻率，并將該時鐘作為步驟Sl所述的本地時鐘源信號。
7.根據權利要求6所述的方法，其特征在于，所述對所述本地時鐘源信號和校準時鐘源信號進行分頻，包括對本地時鐘源信號進行1/隊分頻，對校準時鐘源信號進行1/ 分頻，所述N” N2的值由用戶按照以下條件設置
8.根據權利要求6所述的方法，其特征在于，步驟Sl中所述鑒別出分頻后得到的頻率相同的本地時鐘源信號和校準時鐘源信號之間的相位差，根據所述相位差形成PWM信號， 包括當本地時鐘源信號的上升沿來到時，PWM信號置為1 ；當校準時鐘源信號的上升沿來到時，PWM信號置為0;或者當校準時鐘源信號的上升沿來到時，PWM信號置為1 ；當本地時鐘源信號的上升沿來到時，PWM信號置為0;所述PWM信號置為1，表示PWM高電平，PWM信號置為0，表示PWM低電平。
9.根據權利要求6所述的方法，其特征在于，步驟S2中所述將分頻后的PWM信號轉換為模擬電壓控制信號，所述模擬電壓控制信號電壓幅度V滿足
10.根據權利要求6所述的方法，其特征在于，所述根據所述模擬電壓控制信號，調節時鐘頻率為調節壓控晶振輸出的頻率滿足
全文摘要
本發明公開一種時鐘跟隨電路，包括數字鑒相單元，用于接收本地時鐘源和校準時鐘源信號并對其進行分頻，鑒別出分頻后相同頻率的本地時鐘源信號和校準時鐘源信號之間的相位差，根據相位差形成占空比可調脈沖PWM信號，對PWM信號進行分頻并輸出；數模轉換單元，用于接收數字鑒相單元的分頻后的PWM信號，將PWM信號轉換為模擬電壓控制信號并輸出；時鐘生成單元，用于接收來自數模轉換單元的模擬電壓控制信號，根據模擬電壓控制信號，調節時鐘生成單元內壓控晶振的輸出頻率，形成本地時鐘源信號，將本地時鐘源信號反饋至數字鑒相單元。本發明還公開一種時鐘電路的跟隨方法。本發明可實現本地時鐘與外部時鐘同步，采用純硬件實現，可提高時鐘跟隨的精度。
文檔編號H03K3/017GK102347750SQ201110261770
公開日2012年2月8日 申請日期2011年9月6日 優先權日2011年9月6日
發明者唐仁圣, 王隆峰 申請人:邁普通信技術股份有限公司