低功率高動態范圍西格瑪-德爾塔調制器的制作方法

專利名稱：低功率高動態范圍西格瑪-德爾塔調制器的制作方法
技術領域：
本發明涉及西格瑪-德爾塔(Sigma-delta)調制器，更具體地，涉及低功率高動態范圍西格瑪-德爾塔調制器。
背景技術：
西格瑪-德爾塔調制器用于模數轉換和數模轉換兩者。用于模數轉換器(ADC)的西格瑪-德爾塔調制器產生數字輸出，所述數字輸出具有與輸入信號的模擬電平成比例的比特密度。西格瑪-德爾塔類型的模數轉換器可以包括西格瑪-德爾塔調制器以及與西格瑪-德爾塔調制器的輸出相連的數字濾波器。數字濾波器的用途是使信號頻帶外的信號和噪聲衰減。模數轉換器還可以包括抽取器，所述抽取器與數字濾波器的輸出相耦合，以將數據速率從過采樣速率減小到奈奎斯特(Nyquist)速率。西格瑪-德爾塔調制器包括噪聲整形濾波器(回路濾波器)，對輸入信號執行噪聲整形；過采樣量化器，在比感興趣的輸入頻率高得多的頻率下對輸入信號進行采樣；以及在反饋回路中的數模轉換器(DAC)。在求和階段，從輸入信號中減去數模轉換器的輸出， 然后將信號反饋到回路濾波器中。噪聲整形對量化器所引入的量化誤差進行分布，使得誤差主要位于感興趣的頻帶之外。過采樣減小了感興趣的頻帶中的量化噪聲。典型地，過采樣是在比奈奎斯特頻率高得多的頻率(是輸入信號帶寬的兩倍)下執行的。回路濾波器在連續時間域中被看作是積分器，回路濾波器可以是低通或帶通濾波器。具有低通濾波器的西格瑪-德爾塔調制器對于輸入信號起到低通濾波器的作用，而對于量化噪聲起到高通濾波器的作用。一階西格瑪-德爾塔調制器包括單個積分器。具有多于一個積分器級的較高階西格瑪-德爾塔調制器可以用于提高噪聲整形的效率。量化器典型地是后面有單比特數模轉換器的單比特量化器。在包括多比特數模轉換器的西格瑪-德爾塔調制器中，積分器的輸入級僅需要處理小誤差信號，這與使用單比特數模轉換器時的全信號擺幅(swing)相反。然而，多比特量化器是復雜的組件，并且與單比特量化器相比需要更多的功率。此外，需要高動態范圍來提高模數轉換的質量。然而，僅可以通過波段切換(range switching)來處理整個動態范圍， 這會引起不期望的信號動態偽跡。一些西格瑪-德爾塔調制器使用多比特量化器，但僅對具有變化輸入的比較器供電。然而，需要控制回路對至量化器的變化輸入進行跟蹤，只有當至量化器的輸入相對緩慢地變化時才可以使用這種調制器。基于上述，需要一種低功率高動態范圍西格瑪-德爾塔調制器。

發明內容
一種低功率高動態范圍西格瑪-德爾塔調制器，包括量化器以及量化器后面的數字積分器，所述數字積分器用于根據量化信號來產生積分數字信號。數字積分器的輸出耦合至西格瑪-德爾塔調制器的反饋回路中的數模轉換器。根據本發明實施例的一種西格瑪-德爾塔調制器包括一個或多個模擬濾波器， 布置用于根據模擬輸入信號和反饋信號的組合來產生積分信號；量化器，耦合至所述一個或多個模擬濾波器，所述量化器布置用于根據積分信號來產生量化信號；數字積分器，耦合至量化器，用于根據至少量化信號來產生數字信號；以及數模轉換器，耦合至數字積分器的輸出，所述數模轉換器布置用于接收數字信號并產生反饋信號。量化器可以是單比特量化器，量化信號可以是單比特信號。數模轉換器可以是多比特數模轉換器，數字信號是多比特信號。根據本發明實施例的一種模數轉換器包括西格瑪-德爾塔調制器，所述西格瑪-德爾塔調制器包括一個或多個模擬濾波器，布置用于根據模擬輸入信號和反饋信號的組合來產生積分信號；量化器，耦合至所述一個或多個模擬濾波器，所述量化器布置用于根據積分信號來產生量化信號；數字積分器，耦合至量化器，用于根據至少量化信號來產生數字信號；以及數模轉換器，耦合至數字積分器的輸出，所述數模轉換器布置用于接收數字信號并產生反饋信號。模數轉換器還包括數字濾波器，耦合至西格瑪-德爾塔調制器的輸出。量化器可以是單比特量化器，量化信號可以是單比特信號。數模轉換器可以是多比特數模轉換器，數字信號可以是多比特信號。根據本發明實施例的一種將模擬信號轉換成數字信號的方法包括根據模擬輸入信號和反饋信號的組合來產生積分信號；根據積分信號來產生量化單比特信號；根據量化單比特信號來產生多比特數字信號；以及將多比特數字信號轉換成反饋信號，其中所述反饋信號是模擬信號。通過結合附圖以本發明原理的示例的方式來說明的以下詳細描述，本發明的其他方面和優點將變得顯而易見。


圖1是根據本發明實施例的西格瑪-德爾塔調制器的圖。圖2是根據本發明實施例的模數轉換器的圖。圖3是根據本發明實施例的西格瑪-德爾塔調制器的模型表示的圖。圖4是根據本發明實施例的西格瑪-德爾塔調制器的電路圖。圖5是根據本發明實施例的具有附加前饋分支的西格瑪-德爾塔調制器的圖。圖6是根據本發明實施例的軌到軌(rail-to-rail)誤差放大器的圖。圖7是根據本發明另一實施例的具有附加前饋分支的西格瑪-德爾塔調制器的圖。圖8是根據本發明另一實施例的具有附加數模轉換器的西格瑪-德爾塔調制器的圖。圖9是根據本發明實施例的將模擬信號轉換成數字信號的方法的流程圖。
具體實施例方式容易理解，可以以多種不同配置來布置和設計本文中一般性描述以及附圖所示的實施例的組件。因此，如圖中所示，以下對不同實施例的詳細描述不旨在限制本公開的范圍，而僅僅表示不同實施例。盡管圖中示出了實施例的不同方面，然而除非特殊指出，否則附圖并不必按比例繪制。所描述的實施例僅僅是說明性的而不是限制性的。因此，本發明的范圍由所附權利要求來限定，而不是由這種詳細描述來限制。在權利要求的等價含義和范圍之內的所有改變都包含在這些權利要求的范圍之內。說明書全文對特征、優點的引用或類似語言并不表示本發明可以實現的所有特征和優點應當在或就在任何單個實施例中。相反，引用特征和優點的語言應當被理解為結合實施例而描述的特定特征、優點或特性包含在至少一個實施例中。因此，本說明書全文中， 對特征和優點的論述以及類似語言可以但不必指相同實施例。此外，在一個或多個實施例中，本發明的上述特征、優點和特性可以以任何合適的方式組合。本領域相關技術人員將認識到，根據本文的描述，即便是沒有具體實施例的一個或多個特定特征或優點，也可以實現本發明。在其他示例中，在沒有出現在本發明所有實施例中的特定實施例中，可以實現附加的特征和優點。本說明書中提到的“一個實施例”、“實施例”或類似語言表示結合指定的實施例而描述的特定特征、結構或特性包含在至少一個實施例中。因此，說明書全文中，短語“在一個實施例中”、“在實施例中，，以及類似語言可以但不必全都指相同的實施例。參考圖1，示出了根據本發明實施例的西格瑪-德爾塔調制器100。西格瑪-德爾塔調制器100包括一個或多個積分器102、量化器104、數字積分器106以及數模轉換器 (DAC) 108。如以下更詳細描述的，西格瑪-德爾塔調制器使用在西格瑪-德爾塔調制器的正向路徑中的一個或多個積分器和量化器來接收模擬信號，一個或多個積分器和量化器之后是用于產生數字信號的數字積分器。將數字信號饋送至西格瑪-德爾塔調制器的反饋路徑中的數模轉換器，將數模轉換器的輸出和模擬信號饋送到一個或多個積分器中。積分器102是模擬積分器，配置用于從數模轉換器108接收模擬信號和反饋信號并產生積分信號。在一個實施例中，量化器104是單比特量化器(如，比較器)，量化器104 基于積分信號產生處于至少兩個狀態之一的數字信號。量化器對積分信號進行過采樣，從而減小感興趣的頻帶中的量化噪聲。數字積分器106可以被實現為遞增/遞減(up/down) 計數器，布置用于從量化器接收數字信號并產生多比特數字信號。數字積分器在給定數目的時鐘周期上，在數字積分器的最大電平數目所給定的范圍內，對接收到的數字信號進行積分，如將參考圖4更詳細描述的。數模轉換器108是在調制器100的反饋回路中的多比特數模轉換器，并且將數字積分器106產生的多比特數字信號轉換成對應的模擬反饋信號。模擬反饋信號跟蹤輸入信號，從而使輸入信號與反饋信號之間的差值最小化。因此，與數模轉換器的輸出相耦合的模擬積分器只需要處理小的差值。在圖1的示例中，節點A標記了至西格瑪-德爾塔調制器100的輸入。在一個實施例中，在數字積分器106與數模轉換器108之間的節點C處獲得調制器的輸出。節點C 處的輸出是多比特流。在備選實施例中，可以在節點B處得到調制器的輸出，在這種情況下應當在節點B的輸出處將另外的數字積分器(未示出)放在信號路徑中。現在轉向圖2，示出了根據本發明實施例的模數轉換器200。圖2中，與圖1相似的附圖標記指示共同的元件。如圖2所示，模數轉換器包括如圖1所示的調制器100，用于根據來自信號源210的模擬輸入信號來產生數字信號。調制器100包括模擬積分器102、量化器104、數字積分器106和在反饋回路中的數模轉換器108。在圖2的示例中，模擬積分器包括誤差放大器2021以及一個或多個模擬濾波器2022。模數轉換器還包括數字濾波器 226和抽取器228。誤差放大器2021對來自數模轉換器108的模擬輸入信號和反饋信號執行操作。可以在至誤差放大器的輸入(節點A)處使用抗混疊濾波器(未示出)，以消除在調制器100 的采樣頻率的二分之一以上的頻譜分量。在一個實施例中，誤差放大器從輸入信號中減去反饋信號，并將得到的信號饋送至濾波器2022。誤差放大器可以被看作是求和級，并且可以是模擬積分器的一部分。濾波器對模擬輸入信號和反饋信號的組合進行積分，并且可以包括一個或多個模擬積分器。在圖2的示例中，在節點C處得到西格瑪-德爾塔調制器的輸出，其中節點C在數字積分器206的輸出處。將來自調制器100的多比特數字輸出信號饋送至數字濾波器2 中。數字濾波器 226對信號頻帶之外的信號和噪聲進行衰減，并且連接至抽取器228，以減小來自過采樣信號的數據速率，而不丟失信息。現在轉向圖3，示出了根據本發明實施例的如圖1所示的西格瑪-德爾塔調制器 100的模型表示。圖3中，與圖1和圖2相似的附圖標記指示共同的元件。如圖3所示，西格瑪-德爾塔調制器300包括求和級3021、模擬濾波器3022、量化器304、數字積分器306 以及在反饋回路中的數模轉換器308。H1(S)是濾波器3022的傳遞函數(頻率響應)，在拉普拉斯(Laplace)域(s域)描述了 H1 (s)。量化器304被建模為增益c以及后面的量化噪聲R的添加，其中，增益c由放大器3041來表示，量化噪聲R的添加由加法器3042來表示。 量化噪聲是不等于實際信號的量化信號的結果，量化信號具有有限數目的電平，實際信號是模擬的，因此具有無限數目的電平。H2(z)是數字積分器306的傳遞函數(頻率響應)。 由于濾波器306被實現為數字電路，所以以下在ζ域描述了濾波器的響應。傳遞函數的極點是使傳遞函數的值變為無限的頻率，而傳遞函數的零點是使傳遞函數的值變為零的頻率。在圖3的示例中，Y是多比特數字輸出，X是至調制器的模擬輸入。因此，期望信號的傳遞Y/X應當為1，而量化噪聲的傳遞Y/R應當盡可能低。對于非常大的CH1H2和H2，近似成立。那么信號的傳遞變為1，而噪聲的傳遞變為濾波器3022的反向頻率響應H1和量化器增益c。數字輸出Y由以下等式給出Y =h^ R(1)
! + CH1H2 ! + CH1H2假定CH1H2和H2非常大，則可以將等式(1)寫成+ (2)
CH1從等式(2)可以看出，H2不影響噪聲整形函數。H2僅確定了反饋信號。現在轉向圖4，示出了根據本發明實施例的西格瑪-德爾塔調制器400。圖4中， 與圖1相似的附圖標記指示共同的元件。如圖4所示，西格瑪-德爾塔調制器包括誤差放大器4021、模擬積分器4022、前饋放大器416、求和級418、量化器404、數字積分器406以及數模轉換器408。在圖4的示例中，誤差放大器4021布置用于將兩個單端信號相減并產生放大后的差分信號，其中來自誤差放大器的兩條輸出線表示相同信號的正變體和負變體。兩個單端信號中的第一單端信號是來自信號源410的模擬輸入信號。兩個單端信號中的第二信號是來自數模轉換器408的反饋信號。數模轉換器例如可以是電阻性數模轉換器。信號源410 可以是提供模擬信號的任何信號源。在非限制性示例中，信號源可以是麥克風，至調制器的輸入還可以包括耦合電容器412和高歐姆電阻器414，以提供AC耦合并且調節DC電平，使得來自信號源的最大信號處于模數轉換器的上限基準電平與下限基準電平之間。在所示的實施例中，誤差放大器4021包括放大器40211和與放大器40211的差分輸出相耦合的電容器40212，并且可以構成模擬積分器。類似地，每個積分器4022可以包括但不限于放大器40221以及與放大器40221的輸出相耦合的電容器40222，如圖4所示。 在非限制性示例中，放大器40211和/或放大器40221可以是具有電壓輸入和電流輸出的運算跨導放大器(OTA，operational transconductance amplifier)。在圖4的示例中，西格瑪-德爾塔調制器400是由四個模擬積分器和數字積分器構成的五階調制器。在前饋放大器416處，以特定的增益來放大每個模擬積分器的輸出，在求和級418對放大后的輸出求和。放大器416的增益對應于前饋系數，前饋系數一起確定了回路中零點的位置。在量化器404處，在量化器的每一個時鐘周期，將來自求和級418的已求和輸出采樣和量化至兩個電平，其中所述量化器的時鐘周期由施加到量化器的時鐘信號Clk來控制。數字積分器406通過以下方式將所述雙電平信號轉換成具有多個電平的信號在每個時鐘周期對雙電平信號進行積分，以獲得特定范圍內多個電平之一下的信號。在所示示例中，數字積分器的范圍可以由6比特數字字給出，通過對雙電平信號求積分而得到的信號可以具有64個電平之一。將數字積分器的輸出饋送至多比特數模轉換器408，且回路閉合。在圖4的示例中，數字積分器406包括加法器420和寄存器422。數字積分器被實現為由給定比特長度的范圍來限制的遞增/遞減計數器。在每一個時鐘周期之后，如另一時鐘信號Clk’所限定的，數字積分器根據量化器輸出而加1或減1，但是當計數達到由比特長度給出的邊界時，可以停止(Clip)。施加到量化器404的時鐘信號Clk和施加到數字積分器的時鐘信號Clk’應當具有相同的周期，量化器處的量化與數字積分器處的相應計數之間的時間應當小于整個時鐘周期。現在轉向圖5，示出了根據本發明實施例的西格瑪-德爾塔調制器500。在圖5的示例中，與圖4的示例相比，提高了穩定性。如圖5所示，西格瑪-德爾塔調制器500包括誤差放大器4021、模擬積分器4022、前饋放大器416、附加前饋放大器517、求和級418、量化器 404、數字積分器406以及數模轉換器408。通過為調制器提供相等數目的積分器(極點) 和前饋系數(零點)，可以提高調制器的穩定性。在圖5的示例中，調制器回路的穩定性由位于前饋回路中的附加前饋放大器517提供，所述附加前饋放大器在至誤差放大器401的輸入與求和級418之間。至放大器517的輸入布置用于接收模擬輸入信號和反饋信號。放大器517向求和級提供附加前饋系數。現在轉向圖6，示出了根據本發明實施例的軌到軌輸入放大器600。軌到軌放大器 600可以用作圖1中的積分器102之一，并且可以用作圖2中的誤差放大器2021。如圖6所示，軌到軌輸入放大器600包括置于軌630與軌632之間的晶體管640至684，其中軌630 和632分別處于電壓VDD和VSS下。
8
圖6示出了由pmos和nmos差分晶體管對構成的輸入放大器600。然而，輸入放大器不限于所示的pmos和nmos配置。例如，輸入放大器可以包括單個pmos輸入對和本地電荷泵以提供尾電流。輸入放大器只需要處理相對小的差分信號，然而輸入放大器必須處理全輸入擺幅(full input swing)作為共模信號。對于信號的高部分，nmos差分對664和 668是起作用的，對于信號的低部分，pmos差分對660和662是起作用的。在中間(或對于小信號擺幅)，兩個對都是起作用的。在圖6的示例中，輸入放大器包括與偏置軌(bias rail)Pbiasrail相連的晶體管電流源640、642和644，以及與偏置軌Nbiasrail相連的晶體管電流源680、682和684。輸入放大器還包括共射共基晶體管650、652和654以及共射共基晶體管670、672和674。在圖6的示例中，差分對晶體管660和662以及差分對晶體管664和668分別耦合至輸入放大器600的輸入PosIn和NegIn0在一個實施例中，晶體管690-692和694-696將輸入放大器600的附加輸出創建為差分輸出Neg0ut_ff和Pos0ut_ff。在具有差分對晶體管660-668的輸入放大器中，在共射共基級中，在輸出Neg0ut_ff和Pos0Ut_ff處，對電流的一部分進行分割，以提供附加前饋系數。附加輸出用在前饋回路中，如圖7所示。附加輸出在調制回路中產生附加零點，以向調制器提供穩定性。現在轉向圖7，示出了根據本發明另一實施例的具有附加前饋支路的西格瑪-德爾塔調制器700。并不通過使用參照圖5而描述的附加放大器517來提供附加的穩定性， 而是由至誤差放大器4021的附加輸出來提供圖7的示例中的穩定性。如圖7所示，西格瑪-德爾塔調制器700包括誤差放大器4021、模擬積分器4022、前饋放大器416、附加前饋回路715、求和級418、量化器404、數字積分器406以及數模轉換器408。在圖7的示例中，附加前饋回路715根據誤差放大器4021的附加輸出來提供調制器回路中的穩定性。附加前饋回路715在調制器回路中產生附加零點。可以使用參照圖6 而描述的軌到軌輸入放大器600來獲得誤差放大器4021的附加輸出。誤差放大器4021的其他配置也能夠提供誤差放大器的附加輸出。例如，可以實現與單端輸入(輸入信號和反饋信號)并聯的第二誤差放大器，以提供附加前饋系數。現在轉向圖8，示出了根據本發明另一實施例的具有附加前饋支路的西格瑪-德爾塔調制器800。如圖8所示，西格瑪-德爾塔調制器包括誤差放大器4021、模擬積分器 4022、前饋放大器416、附加前饋放大器517、求和級418、量化器404、數字積分器406和數模轉換器408。在圖8的示例中，通過將第二數模轉換器擬4放置在反饋回路中，來實現調制器 800的穩定性。在示例實施例中，第二模數轉換器耦合在量化器404的輸出與誤差放大器 401的輸出之間。第二數模轉換器在調制器回路中產生附加零點，以提供調制器的穩定性。現在參考圖9的流程圖，來描述根據本發明實施例的一種使用諸如西格瑪-德爾塔轉換器100之類的轉換器將模擬信號轉換成數字信號的方法。在方框902處，根據模擬輸入信號與反饋信號的組合，來產生積分信號。接下來，在方框904處，根據積分信號來產生量化單比特信號。接下來，在方框906，根據量化單比特信號來產生多比特數字信號。接下來，在方框908，將多比特數字信號轉換成反饋信號，其中反饋信號是模擬信號。盡管按照特定的順序示出和描述了方法的操作，但是方法的操作順序是可以改變的，使得可以按照相反的順序來執行特定的操作，或者使得可以至少部分地與其他操作同時執行特定的操作。在另一實施例中，可以以斷續的和/或交替的方式來實現不同操作的指令或子操作。應注意，可以使用軟件指令來實現方法的至少一些操作，所述軟件指令存儲在計算機可使用的存儲介質上，以由計算機系統來執行。作為示例，計算機程序產品的實施例包括用于存儲計算機可讀程序的計算機可使用存儲介質，所述計算機可讀程序當在計算機系統上執行時，使計算機系統執行本文描述的操作。出于這種描述的目的，計算機可使用或計算機可讀介質可以是任何裝置，所述裝置可以包含、存儲、傳送、傳播或傳輸程序，所述程序供計算機系統、指令執行系統、裝置或設備來使用或者與計算機系統、指令系統、裝置或設備相結合使用。計算機可使用或計算機可讀介質可以是電、磁、光、電磁、紅外、或半導體系統(或者裝置或設備)或傳播介質。 計算機可讀介質的示例包括半導體或固態存儲器、磁帶、可拆卸計算機磁盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、硬磁盤以及光盤。光盤的當前示例包括壓縮磁盤只讀存儲器 (⑶-ROM)、讀/寫壓縮磁盤、數字萬能磁盤(DVD)以及藍光盤(BD)。此外，本發明的至少一部分的實施例可以采取從計算機可使用或計算機可讀介質可訪問的計算機程序產品的形式，所述計算機可使用或計算機可讀介質提供程序代碼，所述程序代碼由計算機系統或任何指令執行系統來使用或者與計算機系統或任何指令執行系統相結合來使用。例如，本發明實施例的數字積分器和/或其他組件可以被實現為計算機系統中的軟件，而量化器和數字積分器可以被實現為硬件或電路。在一個實施例中，可以用于實現數字積分器和/或其他組件的計算機系統包括一個或多個處理器和存儲器，并且還可以包括諸如通信設備(例如，存儲接口、網絡接口)和互連(例如，總線，外圍設備)之類的其他設備。一個或多個處理器可以包括中央處理單元(CPU)，因此還包括計算機系統的控制操作。在特定實施例中，所述一個或多個處理器通過執行存儲器中存儲的軟件或固件來完成這一操作。所述一個或多個處理器可以是或者可以包括一個或多個可編程通用或專用微處理器、數字信號處理器(DSP)、專用集成電路 (ASIC)、可編程控制器、可編程邏輯器件(PLD)等或者這些器件的組合。存儲器可以是或者可以包括隨機存取存儲器(RAM)、只讀存儲器(ROM)、閃存等或者這些器件的組合，并且可以包括計算機系統的主存儲器。在操作中，存儲器可以包含機器指令集合，所述機器指令集合在由所述一個或多個處理器來執行時，使所述一個或多個處理器執行操作以實現本發明實施例。此外，盡管以上描述和示出的本發明特定實施例包括本文描述和示出的若干組件，然而本發明的其他實施例可以包括更少或更多的組件以實現更少或更多的特征。此外，盡管描述和示出了本發明的特定實施例，然而本發明不限于如此描述和示出的部件的特定形式或布置。本發明的范圍由所附權利要求及其等價物來限定。
權利要求
1.一種西格瑪-德爾塔調制器，包括一個或多個模擬濾波器，布置用于根據模擬輸入信號和反饋信號的組合來產生積分信號；量化器，耦合至所述一個或多個模擬濾波器，所述量化器布置用于根據積分信號來產生量化信號；數字積分器，耦合至量化器，用于根據至少量化信號來產生數字信號；以及數模轉換器，耦合至數字積分器的輸出，所述數模轉換器布置用于接收數字信號并產生所述反饋信號。
2.根據權利要求1所述的西格瑪-德爾塔調制器，其中，量化器是單比特量化器，量化信號是單比特信號。
3.根據權利要求1所述的西格瑪-德爾塔調制器，其中，數模轉換器是多比特數模轉換器，數字信號是多比特信號。
4.根據權利要求1所述的西格瑪-德爾塔調制器，其中，所述一個或多個模擬濾波器是積分器。
5.根據權利要求4所述的西格瑪-德爾塔調制器，還包括誤差放大器，布置用于接收模擬輸入信號和反饋信號，其中，在誤差放大器處從模擬輸入信號中減去反饋信號，并且將誤差放大器的輸出饋送至第一積分器。
6.根據權利要求3所述的西格瑪-德爾塔調制器，其中，數字積分器包括加法器和寄存器，以將量化信號轉換成多比特數字信號。
7.根據權利要求1所述的西格瑪-德爾塔調制器，還包括布置在所述一個或多個模擬濾波器與量化器之間的求和級，并且還包括耦合在所述一個或多個模擬濾波器之一的輸入與求和級之間的一個或多個前饋支路。
8.根據權利要求7所述的西格瑪-德爾塔調制器，其中，前饋支路包括放大器。
9.根據權利要求7所述的西格瑪-德爾塔調制器，還包括附加前饋支路，其中，所述附加前饋支路耦合在誤差放大器的輸入與求和級之間。
10.根據權利要求7所述的西格瑪-德爾塔調制器，還包括附加前饋支路，其中，所述附加前饋支路耦合在誤差放大器的附加輸出與求和級之間。
11.根據權利要求7所述的西格瑪-德爾塔調制器，還包括第二反饋數模轉換器，耦合至誤差放大器的輸出。
12.一種模數轉換器，包括 西格瑪-德爾塔調制器，包括一個或多個模擬濾波器，布置用于根據模擬輸入信號和反饋信號的組合來產生積分信號，量化器，耦合至所述一個或多個模擬濾波器，所述量化器布置用于根據積分信號來產生量化信號，數字積分器，耦合至量化器，用于根據至少量化信號來產生數字信號，以及數模轉換器，耦合至數字積分器的輸出，所述數模轉換器布置用于接收數字信號并產生所述反饋信號；以及數字濾波器，耦合至西格瑪-德爾塔調制器的輸出。
13.根據權利要求12所述的模數轉換器，其中，量化器是單比特量化器，量化信號是單比特信號。
14.根據權利要求12所述的模數轉換器，其中，數模轉換器是多比特數模轉換器，數字信號是多比特信號。
15.根據權利要求12所述的模數轉換器，其中，模擬濾波器是積分器。
16.根據權利要求12所述的模數轉換器，其中，數字濾波器是低通濾波器。
17.一種將模擬信號轉換成數字信號的方法，所述方法包括 根據模擬輸入信號和反饋信號的組合來產生積分信號；根據積分信號來產生量化單比特信號；根據量化單比特信號來產生多比特數字信號；以及將多比特數字信號轉換成所述反饋信號，其中所述反饋信號是模擬信號。
18.根據權利要求17所述的方法，其中，產生量化單比特信號的步驟是在單比特量化器中執行的。
19.根據權利要求17所述的方法，其中，產生多比特數字信號的步驟是在數字積分器中執行的。
20.根據權利要求17所述的方法，其中，產生反饋信號的步驟是在多比特數模轉換器中執行的。
全文摘要
本發明提供了一種低功率高動態范圍西格瑪-德爾塔調制器，包括量化器以及后面的數字積分器，所述數字積分器用于根據量化信號來產生積分數字信號。數字積分器的輸出耦合至西格瑪-德爾塔調制器的反饋回路中的數模轉換器。
文檔編號H03M3/04GK102377436SQ20111023252
公開日2012年3月14日 申請日期2011年8月15日 優先權日2010年8月16日
發明者利昂·范德迪森, 卡爾·戴克曼斯, 哈里·內特博姆, 本·庫普, 羅伯特·范費爾德溫 申請人:Nxp股份有限公司