專利名稱：無亞穩態的比較器的制作方法
技術領域：
本發明屬于集成電路設計技術領域，具體涉及一種混合信號電路中的比較器。
背景技術：
在混合信號電路中，需要將模擬信號轉換為數字信號。比較器作為一種最基本的一位模擬-數字轉換器，是混合信號電路中的基本模塊。在實際應用中，當比較器的輸入處于與比較器的翻轉閾值電壓接近的一個范圍時，比較器的輸出不再是數字電平，而是亞穩態中間電平。這種電平無法被數字電路處理， 因此應當避免。通過使用再生電路可以將產生亞穩態輸出的輸入電壓范圍減小，但是該范圍無法減小到0。另外，當輸入接近翻轉閾值電壓時，即使再生電路最終能產生數字電平，該再生時間會很長，于是比較器的速度就降低了。
發明內容
本發明的目的在于提出一種在混合信號電路中能夠避免輸出產生亞穩態的比較器結構。本發明提出的在混合信號電路中的比較器，其電路結構見圖1所示。由參考電壓源Vref，抖動電壓源Vd (t)和滯回比較器Tl組成，由于抖動電壓源的抖動作用，避免輸出出現亞穩態。輸入電壓Vin接滯回比較器Tl的輸入端a，參考電源Vref在與直流電平為0的抖動源Vd (t)串聯后接入滯回比較器Tl的輸入端b，滯回比較器Tl的輸出端c則接輸出電壓Vout。設滯回比較器Tl在輸出為高時翻轉閾值電壓為Vref+Vd(t)+Vl，在輸出為低時翻轉閾值電壓為Vref+Vd(t)+V2，其中Vl和V2是滯回比較器Tl內部反饋產生的附加電壓。當滯回比較器Tl的輸出Vout為高時，其翻轉閾值電壓為Vref+Vd(t)+Vl，假設此時是輸出產生亞穩態的電壓范圍為Vref+Vd(t) +Vl-Δ V<Vin<Vref+Vd(t) +Vl+ AY,其中AV是由比較器內部結構決定的電壓，該電壓決定了亞穩態輸入范圍。由于在該電壓范圍中，Vd(t)是一時變的抖動電壓，因此即使Vin在某時刻進入該范圍，則在下一時刻Vd(t)發生改變時，Vin<Vref+Vd(t)+Vl-AV，滯回比較器發生翻轉，其翻轉閾值變為 Vref+Vd (t)+V2，則Vin即不再處于亞穩態輸入范圍內，從而輸出不會產生亞穩態。當滯回比較器Tl的輸出Vout為低時，其翻轉閾值電壓為Vref+Vd(t)+V2。假設此時是輸出產生亞穩態的電壓范圍為Vref+Vd(t)+V2-AV<Vin<Vref+Vd(t)+V2+AV，其中 △V是由比較器內部結構決定的電壓，該電壓決定了亞穩態輸入范圍。由于在該電壓范圍中，Vd(t)是一時變的抖動電壓，因此即使Vin在某時刻進入該范圍，則在下一時刻Vd(t)發生改變時，Vin> Vref+Vd(t) +V2+ Δ V,滯回比較器發生翻轉，翻轉閾值變為Vref+Vd(t) +Vl， 即Vin不再處于亞穩態輸入范圍內，從而輸出不會產生亞穩態。為了避免輸出頻繁翻轉，比較器Tl采用了滯回比較器，從而在輸出Vout為高和低時，滯回比較器Tl的翻轉閾值也不同，其翻轉閾值的差為V2-V1。為了在避免亞穩態輸出的同時避免輸出頻繁翻轉，抖動電壓幅度Vd，翻轉閾值差V2-V1和亞穩態輸入范圍Δ V之間需
3 兩足
AV<Vd<V2-Vl
當該關系滿足時，輸出比較器的輸出即可滿足無亞穩態以及無頻繁翻轉。
圖1是本發明無亞穩態的比較器的結構圖。圖2是本發明的一種實施方式圖示。
具體實施例方式
下面通過一個具體實例進一步詳細描述本發明。圖2給出了使用無亞穩態輸出的滯回比較器的完整電路圖。滯回比較器由 MOSFET Μ(ΓΜ6組成。Vb為外接偏置電壓。Vin為輸入電壓。Vout為輸出電壓。Vcl和 Vc2為外接差分信號，并且可表示為Vcl=Vref+V(t)，Vc2=Vref-v (t)，其中Vref是差分信號的直流成分，v(t)是外界差分信號的交流時變成分。設外界差分信號的交流時變成分幅度為Vd。電阻Rl和R2的阻值滿足Rl :R2=5 :4，因此輸入到滯回比較器輸入端b的電壓可表示為Vref+V(t)/9。于是滯回比較器的在輸出為高時，其翻轉閾值電壓可表示為 Vref+v (t) /9+V1，當輸出為低時，其翻轉閾值可表示為Vref+v (t) /9+V2，其中VI，V2為滯回比較器內部正反饋產生的附加電壓。于是滯回比較器在輸出為低電平和高電平時翻轉閾值的差為V2-V1。當輸出電壓為高電平時，其翻轉閾值電壓為Vref+V(t)/9+Vl。假設此時是輸出產生亞穩態的電壓范圍為Vref+v(t)/9+Vl-AV<Vin<Vref+v(t)/9+Vl+AV,其中Δ V是由比較器內部結構決定的電壓，該電壓決定了亞穩態輸入范圍。由于在該電壓范圍中，v(t)是一時變的抖動電壓，因此即使Vin在某時刻進入該范圍，則在下一時刻v(t)發生改變時， Vin<Vref+v (t) /9+V1-Δ V,滯回比較器發生翻轉，其翻轉閾值變為Vref+v (t) /9+V2，從而輸入遠離亞穩態輸入范圍因此輸出不會產生亞穩態。當輸出電壓為低電平時，其翻轉閾值電壓為Vref+v(t)/9+V2。假設此時是輸出產生亞穩態的電壓范圍為Vref+v(t)/9+V2-AV<Vin<Vref+v(t)/9+V2+AV,其中Δ V是由比較器內部結構決定的電壓，該電壓決定了亞穩態輸入范圍。由于在該電壓范圍中，v(t)是一時變的抖動電壓，因此即使Vin在某時刻進入該范圍，則在下一時刻v(t)發生改變時， Vin>Vref+v (t) /9+V2+ Δ V，滯回比較器發生翻轉，其翻轉閾值變為Vref+v (t) /9+V1，從而輸入遠離亞穩態輸入范圍因此輸出不會產生亞穩態。為了同時滿足輸出無亞穩態以及輸出不頻繁翻轉，外接差分信號的直流成分 Vref,交流時變成分ν (t)的幅度vd，滯回比較器輸出為低電平和高電平時翻轉閾值的電壓差V2-V1，亞穩態輸入范圍AV之間應滿足
AV<vd<V2-Vl
最后所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制，盡管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的精神和范圍，其均應涵蓋在本發明的權利要求范圍當中。
權利要求
1.一種無亞穩態的比較器，其特征在于由參考電壓源Vref，抖動電壓源Vd(t)和滯回比較器Tl組成；其中，輸入電壓Vin接滯回比較器Tl的輸入端a，參考電源Vref在與直流電平為0的抖動源Vd⑴串聯后接入滯回比較器Tl的輸入端b，滯回比較器Tl的輸出端c 接輸出電壓Vout。
2.根據權利要求1所述的無亞穩態的比較器，其特征在于滿足AV<Vd<V2-Vl，其中， Vd為抖動電壓幅度，V2-V1為翻轉閾值的差，Δ V為亞穩態輸入范圍，Vl和V2是滯回比較器Tl內部反饋產生的附加電壓。
全文摘要
本發明屬于集成電路設計技術領域，具體為一種無亞穩態的比較器。該比較器由參考電壓源Vref，抖動電壓源Vd(t)和滯回比較器T1組成；其中，輸入電壓Vin接滯回比較器T1的輸入端a，參考電源Vref在與直流電平為0的抖動源Vd(t)串聯后接入滯回比較器T1的輸入端b，滯回比較器T1的輸出端c接輸出電壓Vout。本發明在參考電壓中加入抖動，從而避免在比較器的輸出出現亞穩態。
文檔編號H03M1/34GK102355265SQ20111022698
公開日2012年2月15日 申請日期2011年8月9日 優先權日2011年8月9日
發明者李一雷, 談熙, 閆娜, 閔昊 申請人:復旦大學