專利名稱：適用于流水線式模擬數字轉換器的雙組開關電容電路的制作方法
技術領域：
本發明涉及一種適用于流水線式模擬數字轉換器的雙組開關電容電路。
背景技術：
傳統的多位流水線式模擬數字轉換器需要一個運算放大器用來實現采樣保持，會弓I入額外的信噪比損失和電流消耗。
發明內容
本發明提供的一種適用于流水線式模擬數字轉換器的雙組開關電容電路，避免使用采樣保持運算放大器，既可提高性能又能減少電流消耗。
為了達到上述目的，本發明提供一種適用于流水線式模擬數字轉換器的雙組開關電容電路，該雙組開關電容電路包含運算放大器，子數字模擬轉換器，第一開關電容電路和第二開關電容電路，第一動態元件匹配電路和第二動態元件匹配電路，以及第一寄存器和
第二寄存器；
所述子數字模擬轉換器的輸入端輸入模擬輸入信號Vin和總時鐘信號ph,輸出端輸出數字輸出信號Dout ；
所述第一動態元件匹配電路的輸入端連接子數字模擬轉換器的輸出端；
所述第二動態元件匹配電路的輸入端連接子數字模擬轉換器的輸出端；
所述第一寄存器的輸入端連接第一動態兀件匹配電路的輸出端，第一寄存器的輸入端輸入第一時鐘信號phi ；
所述第二寄存器的輸入端連接第二動態元件匹配電路的輸出端，第二寄存器的輸入端輸入第二時鐘信號ph2 ；
所述第一開關電容電路的輸入端連接第一寄存器和運算放大器的輸出端，第一開關電容電路的輸入端輸入模擬輸入信號Vin和正基準電壓信號vrefp、零基準電壓信號vcm、負基準電壓信號vrefn，以及模擬輸出信號Vout ；
所述第二開關電容電路的輸入端連接第二寄存器和運算放大器的輸出端，第二開關電容電路的輸入端輸入模擬輸入信號Vin和正基準電壓信號vrefp、零基準電壓信號vcm、負基準電壓信號vrefn，以及模擬輸出信號Vout ；
所述運算放大器的輸入端連接第一開關電容電路和第二開關電容電路，運算放大器的輸出端輸出模擬輸出信號Vout。所述的第一開關電容電路包含η個等量電容Cl, C2,…，Cn, η個輸入開關Sal,Sa2,…，San, η個多選開關Sbl, Sb2,…，Sbn, 一個輸出開關Sc,和一個接地開關Sd ；
所述的每個輸入開關Sal，Sa2，…，San的一端對應連接一個等量電容Cl，C2,…，Cn，另一端連接輸入模擬輸入信號Vin ;所述的每個多選開關Sbl, Sb2,…，Sbn的一端可選擇連接正基準電壓信號vrefp，或者零基準電壓信號vcm，或者負基準電壓信號vrefn，或者模擬輸出信號Vout，另一端對應連接一個等量電容Cl，C2,…，Cn，所述的輸出開關Sc的通斷由第一時鐘信號phi控制，當第一時鐘信號Phl為高時閉合，為低時打開；所述的接地開關Sd由第二時鐘信號Ph2控制，當第二時鐘信號ph2為高時閉合，為低時打開。所述的輸入開關Sal，Sa2，…，San的通斷由第二時鐘信號ph2控制，當第二時鐘信號ph2為高時閉合,為低時打開。第一寄存器輸出的每一位信號都用來控制一個多選開關，當該位信號為I時，多選開關接正基準電壓信號vrefp，當該位信號為O時，多選開關接零基準電壓信號vcm，當該位信號為-I時，多選開關接負基準電壓信號vrefn，當不是以上情況時，多選開關接模擬輸出信號Vout。所述的第二開關電容電路包含η個等量電容Cl，C2, -,Cn, η個輸入開關Sal，Sa2,…，San, η個多選開關Sbl, Sb2,…，Sbn, 一個輸出開關Sc,和一個接地開關Sd ；
所述的每個輸入開關Sal，Sa2，…，San的一端對應連接一個等量電容Cl，C2，…，Cn，另一端連接輸入模擬輸入信號Vin ;所述的每個多選開關Sbl, Sb2,…，Sbn的一端可選擇連接正基準電壓信號vrefp，或者零基準電壓信號vcm，或者負基準電壓信號vrefn，或者模擬輸出信號Vout，另一端對應連接一個等量電容Cl，C2,…，Cn,所述的輸出開關Sc的通斷由第二時鐘信號Ph2控制，當第二時鐘信號ph2為高時閉合，為低時打開；所述的接地開關Sd由第一時鐘信號Phl控制，當第一時鐘信號phi為高時閉合，為低時打開。所述的輸入開關Sal, Sa2,…，San的通斷由第一時鐘信號phi控制，當第一時鐘信號phi為高時閉合,為低時打開。第二寄存器輸出的每一位信號都用來控制一個多選開關，當該位信號為I時，多選開關接正基準電壓信號vrefp，當該位信號為O時，多選開關接零基準電壓信號vcm，當該位信號為-I時，多選開關接負基準電壓信號vrefn，當不是以上情況時，多選開關接模擬輸出信號Vout。總時鐘信號ph的頻率是第一時鐘信號phi和第二時鐘信號ph2頻率的兩倍,第一時鐘信號Phl的上升沿與總時鐘信號Ph的奇數個上升沿時序一致，第二時鐘信號ph2的上升沿與總時鐘信號Ph的偶數個上升沿時序一致，或者，第一時鐘信號phi的上升沿與總時鐘信號Ph的偶數個上升沿時序一致，第二時鐘信號ph2的上升沿與總時鐘信號ph的奇數個上升沿時序一致。 所述的η個等量電容的電容值相等，其值均為CO。本發明使用兩組開關電容電路，交替進行采樣和運算，這樣就可以避免使用采樣保持運算放大器，既可提高性能又能減少電流消耗。
圖I是本發明的電路 圖2是本發明的時鐘信號時序圖。
具體實施例方式以下根據圖I和圖2，具體說明本發明的較佳實施例
如圖I所示，是適用于流水線式模擬數字轉換器的雙組開關電容電路的電路圖，該適用于流水線式模擬數字轉換器的雙組開關電容電路包含運算放大器4，子數字模擬轉換器1，兩組開關電容電路301和302，兩組動態元件匹配電路101和102，以及兩組寄存器201和 202。所述子數字模擬轉換器I的輸入端輸入模擬輸入信號Vin和總時鐘信號ph,輸出端輸出數字輸出信號Dout。所述第一動態元件匹配電路101的輸入端連接子數字模擬轉換器I的輸出端。所述第二動態元件匹配電路102的輸入端連接子數字模擬轉換器I的輸出端。所述第一寄存器201的輸入端連接第一動態元件匹配電路101的輸出端，第一寄存器201的輸入端輸入第一時鐘信號phi。
所述第二寄存器202的輸入端連接第二動態元件匹配電路102的輸出端，第二寄存器202的輸入端輸入第二時鐘信號ph2。所述第一開關電容電路301的輸入端連接第一寄存器201和運算放大器4的輸出端，第一開關電容電路301的輸入端輸入模擬輸入信號Vin和正基準電壓信號vrefp、零基準電壓信號vcm、負基準電壓信號vrefn,以及模擬輸出信號Vout。所述第二開關電容電路302的輸入端連接第二寄存器202和運算放大器4的輸出端，第二開關電容電路302的輸入端輸入模擬輸入信號Vin和正基準電壓信號vrefp、零基準電壓信號vcm、負基準電壓信號vrefn,以及模擬輸出信號Vout。所述運算放大器4的輸入端連接第一開關電容電路301和第二開關電容電路302，運算放大器4的輸出端輸出模擬輸出信號Vout。所述的第一開關電容電路301包含η個等量電容Cl, C2,…，Cn,η個輸入開關Sal,Sa2,…，San,η個多選開關Sbl, Sb2,…，Sbn, 一個輸出開關Sc,和一個接地開關Sd ;所述的每個輸入開關Sal, Sa2,…，San的一端對應連接一個等量電容Cl, C2,…，Cn,另一端連接輸入模擬輸入信號Vin,輸入開關Sal, Sa2,…，San的通斷由第二時鐘信號ph2控制，當第二時鐘信號Ph2為高時閉合，為低時打開；所述的每個多選開關Sbl，Sb2，…，Sbn的一端可選擇連接信號vrefp,或者vcm,或者vrefn,或者模擬輸出信號Vout,另一端對應連接一個等量電容Cl, C2,…，Cn,第一寄存器201輸出的每一位信號都用來控制一個多選開關，當該位信號為I時，多選開關接vrefp,當該位信號為O時,多選開關接vcm,當該位信號為_1時，多選開關接vrefn，當不是以上情況時，多選開關接模擬輸出信號Vout ;所述的輸出開關Sc的通斷由第一時鐘信號Phl控制，當第一時鐘信號phi為高時閉合，為低時打開；所述的接地開關Sd由第二時鐘信號ph2控制，當第二時鐘信號ph2為高時閉合，為低時打開。所述的第二開關電容電路302包含η個等量電容Cl，C2,…，Cn,η個輸入開關Sal，Sa2,…，San,η個多選開關Sbl, Sb2,…，Sbn, 一個輸出開關Sc,和一個接地開關Sd ;所述的每個輸入開關Sal, Sa2,…，San的一端對應連接一個等量電容Cl, C2,…，Cn,另一端連接輸入模擬輸入信號Vin,輸入開關Sal, Sa2,…，San的通斷由第一時鐘信號phi控制，當第一時鐘信號Phl為高時閉合，為低時打開；所述的每個多選開關Sbl，Sb2，…，Sbn的一端可選擇連接信號vrefp,或者vcm,或者vrefn,或者模擬輸出信號Vout,另一端對應連接一個等量電容Cl, C2,…，Cn,第二寄存器202輸出的每一位信號都用來控制一個多選開關，當該位信號為I時，多選開關接vrefp,當該位信號為O時,多選開關接vcm,當該位信號為_1時，多選開關接vrefn，當不是以上情況時，多選開關接模擬輸出信號Vout ;所述的輸出開關Sc的通斷由第二時鐘信號Ph2控制，當第二時鐘信號ph2為高時閉合，為低時打開；所述的接地開關Sd由第一時鐘信號Phl控制，當第一時鐘信號Phl為高時閉合，為低時打開。如圖2所不,是總時鐘信號ph、第一時鐘信號phi和第二時鐘信號ph2的時序圖，總時鐘信號Ph的頻率是第一時鐘信號Phl和第二時鐘信號ph2頻率的兩倍，第一時鐘信號Phl的上升沿與總時鐘信號ph的奇數個上升沿時序一致，第二時鐘信號ph2的上升沿與總時鐘信號Ph的偶數個上升沿時序一致，或者，第一時鐘信號phi的上升沿與總時鐘信號ph的偶數個上升沿時序一致，第二時鐘信號Ph2的上升沿與總時鐘信號ph的奇數個上升沿時序一致。流水線模擬數字轉換器有很多級，本發明描述的只是其中一級。這一級的量化誤差信號由運算放大器輸出，可以輸送到下一級繼續轉換成數字信號，從而使整個模擬數字轉換器達到更高的精度。如圖I所示，本發明描述的雙組開關電容電路為流水線模擬數字轉換器的其中一級適用的結構，其具有模擬信號輸入端，數字信號輸出端，和模擬信號輸出端(即量化誤差輸出端)，其運行時序圖如圖2所示，總時鐘信號ph、第一時鐘信號phi和第二時鐘信號ph2由另外的電路提供。第一開關電容電路301和第二開關電容電路302中分別具有η個等量電容，其值均為CO，編號為Cl，C2,…，Cn,與其連接的輸入開關為Sal，Sa2,…，San,多選開關為Sbl，Sb2,…，Sbn，以第一開關電容電路301為例，當第二時鐘信號ph2為高時，Sal至San均關閉，電壓信號對電容進行充電，對模擬輸入信號Vin進行采樣，當第二時鐘信號ph2為低時，輸入開關Sal至San均打開,米樣結束；同理，第二開關電容電路302在第一時鐘信號phi為高時對模擬輸入信號Vin米樣。以第一開關電容電路301為例，每次采樣得到的電荷總量為
權利要求
1.一種適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，該雙組開關電容電路包含運算放大器(4)，子數字模擬轉換器(1)，第一開關電容電路(301)和第二開關電容電路(302)，第一動態元件匹配電路(101)和第二動態元件匹配電路(102)，以及第一寄存器(201)和第二寄存器(202)； 所述子數字模擬轉換器(I)的輸入端輸入模擬輸入信號Vin和總時鐘信號ph,輸出端輸出數字輸出信號Dout ； 所述第一動態元件匹配電路(101)的輸入端連接子數字模擬轉換器(I)的輸出端； 所述第二動態元件匹配電路(102)的輸入端連接子數字模擬轉換器(I)的輸出端； 所述第一寄存器(201)的輸入端連接第一動態元件匹配電路(101)的輸出端，第一寄存器(201)的輸入端輸入第一時鐘信號phi ； 所述第二寄存器(202)的輸入端連接第二動態元件匹配電路(102)的輸出端，第二寄存器(202)的輸入端輸入第二時鐘信號ph2 ； 所述第一開關電容電路(301)的輸入端連接第一寄存器(201)和運算放大器(4)的輸出端，第一開關電容電路(301)的輸入端輸入模擬輸入信號Vin和正基準電壓信號vrefp、零基準電壓信號vcm、負基準電壓信號vrefn,以及模擬輸出信號Vout ； 所述第二開關電容電路(302)的輸入端連接第二寄存器(202)和運算放大器(4)的輸出端，第二開關電容電路(302)的輸入端輸入模擬輸入信號Vin和正基準電壓信號vrefp、零基準電壓信號vcm、負基準電壓信號vrefn,以及模擬輸出信號Vout ； 所述運算放大器(4)的輸入端連接第一開關電容電路(301)和第二開關電容電路(302),運算放大器(4)的輸出端輸出模擬輸出信號Vout。
2.如權利要求I所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，所述的第一開關電容電路(301)包含η個等量電容Cl, C2,…，Cn,η個輸入開關Sal,Sa2,…，San, η個多選開關Sbl, Sb2,…，Sbn, 一個輸出開關Sc,和一個接地開關Sd ； 所述的每個輸入開關Sal，Sa2，…，San的一端對應連接一個等量電容Cl，C2,…，Cn，另一端連接輸入模擬輸入信號Vin ;所述的每個多選開關Sbl, Sb2,…，Sbn的一端可選擇連接正基準電壓信號vrefp，或者零基準電壓信號vcm，或者負基準電壓信號vrefn，或者模擬輸出信號Vout，另一端對應連接一個等量電容Cl，C2,…，Cn,所述的輸出開關Sc的通斷由第一時鐘信號Phl控制，當第一時鐘信號phi為高時閉合，為低時打開；所述的接地開關Sd由第二時鐘信號Ph2控制，當第二時鐘信號ph2為高時閉合，為低時打開。
3.如權利要求2所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，所述的輸入開關Sal，Sa2,…，San的通斷由第二時鐘信號ph2控制，當第二時鐘信號ph2為高時閉合,為低時打開。
4.如權利要求2所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，第一寄存器(201)輸出的每一位信號都用來控制一個多選開關，當該位信號為I時，多選開關接正基準電壓信號vrefp，當該位信號為O時，多選開關接零基準電壓信號vcm，當該位信號為-I時，多選開關接負基準電壓信號vrefn，當不是以上情況時，多選開關接模擬輸出信號Vout。
5.如權利要求I所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，所述的第二開關電容電路(302)包含η個等量電容Cl，C2,…，Cn，n個輸入開關Sal，Sa2,…，San, n個多選開關Sbl, Sb2,…，Sbn, 一個輸出開關Sc,和一個接地開關Sd ； 所述的每個輸入開關Sal，Sa2，…，San的一端對應連接一個等量電容Cl，C2,…，Cn，另一端連接輸入模擬輸入信號Vin ;所述的每個多選開關Sbl, Sb2,…，Sbn的一端可選擇連接正基準電壓信號vrefp，或者零基準電壓信號vcm，或者負基準電壓信號vrefn，或者模擬輸出信號Vout，另一端對應連接一個等量電容Cl，C2,…，Cn,所述的輸出開關Sc的通斷由第二時鐘信號Ph2控制，當第二時鐘信號ph2為高時閉合，為低時打開；所述的接地開關Sd由第一時鐘信號Phl控制，當第一時鐘信號phi為高時閉合，為低時打開。
6.如權利要求5所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，所述的輸入開關Sal，Sa2,…，San的通斷由第一時鐘信號phi控制，當第一時鐘信號phi為高時閉合，為低時打開。
7.如權利要求5所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，第二寄存器(202)輸出的每一位信號都用來控制一個多選開關，當該位信號為I時，多選開關接正基準電壓信號vrefp，當該位信號為O時，多選開關接零基準電壓信號vcm，當該位信號為-I時，多選開關接負基準電壓信號vrefn，當不是以上情況時，多選開關接模擬輸出信號Vout。
8.如權利要求1-7中任意一個所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，總時鐘信號Ph的頻率是第一時鐘信號phi和第二時鐘信號ph2頻率的兩倍，第一時鐘信號Phl的上升沿與總時鐘信號Ph的奇數個上升沿時序一致，第二時鐘信號Ph2的上升沿與總時鐘信號ph的偶數個上升沿時序一致，或者，第一時鐘信號phi的上升沿與總時鐘信號Ph的偶數個上升沿時序一致，第二時鐘信號ph2的上升沿與總時鐘信號Ph的奇數個上升沿時序一致。
9.如權利要求2或5所述的適用于流水線式模擬數字轉換器的雙組開關電容電路，其特征在于，所述的η個等量電容的電容值相等，其值均為CO。
全文摘要
一種適用于流水線式模擬數字轉換器的雙組開關電容電路，包含運算放大器，子數字模擬轉換器，兩組開關電容電路，兩組動態元件匹配電路，以及兩組寄存器。本發明使用兩組開關電容電路，交替進行采樣和運算，這樣就可以避免使用采樣保持運算放大器，既可提高性能又能減少電流消耗。
文檔編號H03M1/12GK102931989SQ20111022674
公開日2013年2月13日 申請日期2011年8月9日 優先權日2011年8月9日
發明者張瑞安, 王強 申請人:樂鑫信息科技(上海)有限公司