專利名稱：脈沖轉換器電路的制作方法
技術領域：
本發明的一個實施例涉及脈沖轉換器電路。
背景技術：
為了控制信號脈沖輸入到給定電路的時間，響應于輸入信號產生并且輸出具有與輸入信號的脈沖寬度不同的脈沖寬度的信號的電路(也稱為脈沖轉換器電路)是已知的。常規脈沖轉換器電路的示例是包括逆變器的電路(例如，參見專利文件1)。[參考文獻][專利文件1]日本公開的專利申請號H7-202677
發明內容
常規脈沖轉換器電路利用逆變器中具有不同大小的晶體管或增加數目的晶體管改變脈沖寬度；因此，逆變器的電路面積是大的。逆變器的大面積造成的問題在于阻止了包括脈沖轉換器電路的裝置的大小的減小。本發明的一個實施例的目的是減小電路面積。本發明的一個實施例是包括邏輯電路的脈沖轉換器電路，該邏輯電路包括ρ溝道晶體管和η溝道晶體管，其中在ρ溝道晶體管中形成溝道的層(也稱為溝道形成層)的材料和在η溝道晶體管中的溝道形成層的材料互相不同，使得在信號上升時輸出信號關于輸入信號的脈沖延遲時間與在信號下降時的不同。本發明的一個實施例是包括第一信號輸入到其中并且第二信號從其中輸出的邏輯電路的脈沖轉換器電路。該邏輯電路包括該第一信號輸入到其柵極的P溝道晶體管，該 P溝道晶體管根據柵極的電壓確定該第二信號的電壓是否設置到第一電壓；和η溝道晶體管，其具有增強型，并且具有比該P溝道晶體管大的閾值電壓絕對值，并且第一信號輸入到其柵極，該η溝道晶體管根據柵極的電壓確定第二信號的電壓是否設置到高于第一電壓的第二電壓。該ρ溝道晶體管包括在其中形成溝道并且包括族14元素的半導體層。該η溝道晶體管包括在其中形成溝道并且載流子濃度小于IXlO1Vcm3的氧化物半導體層。本發明的一個實施例是脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的第一逆變器；和第二信號輸入到其中并且第三信號從其中輸出的第二逆變器。該第一逆變器包括第一信號輸入到其柵極的P溝道晶體管，該P溝道晶體管根據柵極的電壓確定第二信號的電壓是否設置到第一電壓；和Π溝道晶體管，其具有增強型，并且具有比該P溝道晶體管大的閾值電壓絕對值，并且第一信號輸入到其柵極，該η溝道晶體管根據柵極的電壓確定第二信號的電壓是否設置到低于第一電壓的第二電壓。該P溝道晶體管包括在其中形成溝道并且包括族14元素的半導體層。該η溝道晶體管包括在其中形成溝道并且載流子濃度小于IXlO1Vcm3的氧化物半導體層。本發明的一個實施例是脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的第一逆變器；和第二信號輸入到其中并且第三信號從其中輸出的第二逆變
5器。該第二逆變器包括第二信號輸入到其柵極的P溝道晶體管，該P溝道晶體管根據柵極的電壓確定第三信號的電壓是否設置到第一電壓；和η溝道晶體管，其具有增強型，并且具有比該P溝道晶體管大的閾值電壓絕對值，并且第二信號輸入到其柵極，該η溝道晶體管根據柵極的電壓確定第三信號的電壓是否設置到低于第一電壓的第二電壓。該P溝道晶體管包括在其中形成溝道并且包括族14元素的半導體層。該η溝道晶體管包括在其中形成溝道并且載流子濃度小于IXlO1Vcm3的氧化物半導體層。注意在該說明書中，“上升”指信號中從給定電壓到較高電壓的變化，而“下降”指從給定電壓到較低電壓的變化。根據本發明的一個實施例，脈沖轉換器電路可以使用導電性和溝道形成層的材料互相不同的兩個晶體管形成；因此，脈沖轉換器電路的面積可以減小。
圖IA和IB圖示在實施例1中的脈沖轉換器電路。圖2Α和2Β圖示在實施例2中的脈沖轉換器電路。圖3Α至3C示出在圖2Α中的脈沖轉換器電路的運行測試的結果。圖4是圖示在實施例3中的電子電路的結構的示例的框圖。圖5Α至5C示出在實施例3中的存儲器電路。圖6是圖示在實施例4中的半導體器件的結構的示例的框圖。圖7Α至7D是每個圖示在實施例5中的晶體管的結構的示例的示意剖視圖。圖8Α至8D是圖示用于制造在圖7Α中的晶體管的方法的示意剖視圖。圖9示出晶體管的初始特性。圖10是示出用于特性評估的電路結構的電路圖。圖11是示出用于測量在圖10中示出的用于特性評估的電路的漏電流的方法的時序圖。圖12是示出在條件4、條件5和條件6下的測量中逝去時間Time和輸出電壓Vout 之間的關系的圖。圖13是示出測量中的逝去時間Time和從測量計算的漏電流之間的關系的圖。圖14是示出節點A的電壓和從測量估計的漏電流之間的關系的圖。圖15是示出節點A的電壓和從測量估計的漏電流之間的關系的圖。圖16是示出節點A的電壓和從測量估計的漏電流之間的關系的圖。圖17是示出節點A的電壓和從測量估計的漏電流之間的關系的圖。圖18A和18B圖示在實施例6中的存儲器電路的結構的示例。圖19A至19C圖示在實施例6中的存儲器電路的結構的示例。圖20A至20D圖示在實施例7中的信息介質的結構的示例。
具體實施例方式本發明的實施例的示例將在下文參照附圖描述。注意本發明不限于下列說明，并且本領域內技術人員將容易意識到可以做出各種改變和修改而不偏離本發明的精神和范圍。從而，本發明不應該解釋為限于下列實施例中的說明。
注意在不同的實施例中的內容可以視情況互相結合。另外，在不同實施例中的內容可以互相互換。(實施例1)在該實施例中，將描述在上升和下降時其輸出信號關于輸入信號具有不同的延遲時間的脈沖轉換器電路。在該實施例中的脈沖轉換器電路的示例將參照圖IA和IB描述。圖IA和IB圖示在該實施例中的脈沖轉換器電路的示例。首先，在該實施例中的脈沖轉換器電路的結構的示例將參照圖IA描述。圖IA是示出在該實施例中的脈沖轉換器電路的結構的示例的電路圖。在圖IA中的脈沖轉換器電路包括邏輯電路100。信號Sll輸入到邏輯電路100。信號S12從邏輯電路100輸出。此外，邏輯電路100包括晶體管101和晶體管102。注意在脈沖轉換器電路中，晶體管至少包括源極、漏極和柵極(除非另外規定)。源極指源區、源電極和源極布線的部分或全部。具有源電極和源極布線兩個功能的導電層在一些情況下稱為源極而在源電極和源極布線之間沒有區別。漏極指漏區、漏電極和漏極布線的部分或全部。具有漏電極和漏極布線兩個功能的導電層在一些情況下稱為漏極而在漏電極和漏極布線之間沒有區別。柵極指柵電極和柵極布線的部分或全部。具有柵電極和柵極布線兩個功能的導電層在一些情況下稱為柵極而在柵電極和柵極布線之間沒有區別。此外，在一些情況下，晶體管的源極和漏極可互換，其取決于晶體管的結構、運行條件或類似的。電壓Va輸入到晶體管101的源極和漏極中的一個，信號Sll輸入到晶體管101的柵極。注意晶體管101是P溝道晶體管。晶體管101具有根據柵極的電壓確定信號S12的電壓是否設置到電壓Vll的功能。晶體管101可以是例如包括半導體層的晶體管，在該半導體層中形成溝道并且包括屬于周期表第14族的半導體(例如硅)。晶體管102的源極和漏極中的一個電連接到晶體管101的源極和漏極中的另一個。電壓Vb輸入到晶體管102的源極和漏極中的另一個，并且信號Sll輸入到晶體管102 的柵極。注意晶體管102是η溝道晶體管。晶體管102具有根據柵極的電壓確定信號S12 的電壓是否設置到電壓V12的功能。晶體管102可以是具有比晶體管101的大的閾值電壓的絕對值的增強型晶體管， 例如，晶體管102可以是包括氧化物半導體層的晶體管。該氧化物半導體層充當在其中形成溝道的層(也稱為溝道形成層)。另外，該氧化物半導體層是本征(或i型)或大致上本征半導體層，其中載流子的數目非常小并且載流子濃度小于1 X IO1Vcm3,優選地小于1 X IO12/ cm3,更優選地小于1 X ion/cm3。包括充當溝道形成層的氧化物半導體層的晶體管的溝道寬度的每微米關斷狀態電流小于或等于IOaA (IX I(T17A)，優選地小于或等于IaA (1 X 10_18A)，進一步優選地小于或等于10ζΑ(1Χ10_2°Α)，進一步優選地小于或等于IzA (IX I(T21A)，更進一步優選地小于或等于 IOOyA(IXKT22A)。
7
另外，因為氧化物半導體層具有低的載流子濃度，即使當溫度改變時，包括氧化物半導體層的晶體管的關斷狀態電流在上文的范圍中。例如，當晶體管的溫度是150°C時，關斷狀態電流優選地是IOOzA/ μ m或更小。其中晶體管102的源極和漏極中的該一個與晶體管101的源極和漏極中的另一個互相電連接的部分稱為節點mi。在圖IA中的脈沖轉換器電路輸出節點Nll的電壓作為信號S12。也就是說，晶體管102的源極和漏極的該一個的電壓是信號S12的電壓。注意電壓一般指在兩點的電勢之間的差(也稱為電勢差)。然而，在一些情況下， 電壓和電勢兩者的值在電路圖或類似物中采用伏特(V)表示；因此，難以區分電勢和電壓。 從而，在該說明書中，在一點的電勢和作為參考的電勢(也稱為參考電勢)之間的電勢差在一些情況下被認為是該點的電壓(除非另外規定)。注意電壓Va和電壓Vb中的一個是高電源電壓Vdd，并且另一個是低電源電壓 Vss0該高電源電壓Vdd是比該低電源電壓Vss相對高的電壓。該低電源電壓Vss是比該高電源電壓Vdd相對低的電壓。電壓Va的值和電壓Vb的值可互換，其取決于例如晶體管的導電類型。電壓Va和電壓Vb之間的差是電源電壓。接著，在圖IA中的脈沖轉換器電路的運行的示例將參照圖IB描述。圖IB是在圖 IA中的脈沖轉換器電路的運行的示例的時序圖。這里，給出低電源電壓Vss作為電壓Va輸入并且高電源電壓Vdd作為電壓Vb輸入的示例。例如，如在圖IB中示出的，當信號Sll在時間Tll上升時，晶體管101關斷并且晶體管102導通。這里，晶體管102提供延遲，由此信號S12在比時間Tll晚的時間T12上升。然后，當信號Sll在時間T13下降時，晶體管101導通并且晶體管102關斷。此時，晶體管101提供延遲，由此信號S12在比時間T13晚的時間下降。注意在上升時信號S12的延遲時間比在下降時其的延遲時間長。其原因將在下文給出。在晶體管102是增強型晶體管的情況下，晶體管102的閾值電壓的絕對值比晶體管101的大，并且晶體管102的載流子濃度比晶體管101的低得多；在脈沖轉換器電路中晶體管102從導通狀態切換到關斷狀態花的時間比晶體管101的長。因此在上升時信號S12 的延遲時間比在下降時的長。如參照圖IA和IB描述的，在該實施例中作為示例給出的脈沖轉換器電路包括P 溝道晶體管和η溝道晶體管該P溝道晶體管根據輸入到柵極的信號確定輸出信號的電壓是否設置到第一電壓，而包括與該P溝道晶體管的不同的溝道形成層的材料的該η溝道晶體管具有增強型，并且具有比該P溝道晶體管的大的閾值電壓絕對值，并且根據輸入到柵極的信號確定輸出信號的電壓是否設置為第二電壓。利用上文的結構，即使當僅使用兩個晶體管時可以形成脈沖轉換器電路。另外，脈沖轉換器電路可以用具有相同大小的晶體管形成。因此，脈沖轉換器電路的電路面積可以減小。(實施例2)在該實施例中，將描述包括多個逆變器的脈沖轉換器電路。在該實施例中的脈沖轉換器電路的示例將參照圖2Α和2Β描述。圖2Α和2Β圖示在該實施例中的脈沖轉換器電路的示例。
首先，在該實施例中的脈沖轉換器電路的結構的示例將參照圖2A描述。圖2A是示出在該實施例中的脈沖轉換器電路的結構的示例的電路圖。在圖2A中的脈沖轉換器電路包括逆變器151和逆變器152。注意逆變器不限于此，只要包括多個晶體管即可。信號S21輸入到逆變器151。逆變器151輸出信號S22，其是根據該輸入信號S21 設置的電壓。信號S22輸入到逆變器152。逆變器152輸出信號S23，其是根據該輸入信號S22 設置的電壓。注意信號S22不必直接輸入到逆變器152。例如，具有根據信號S22設置的電壓的另一個信號可使用另一個電路產生并且輸入到逆變器152。在這樣的情況下，信號S23 的電壓可以認為根據信號S22設置。逆變器151和逆變器152可每個具有實施例1中的上述邏輯電路的結構。備選地，逆變器151和逆變器152中的一個可具有實施例1中的上述邏輯電路的結構，而逆變器 151和逆變器152中的另一個可具有常規逆變器的結構。在這些情況下，電壓Va是高電源電壓Vdd而電壓Vb是低電源電壓Vss。接著，在圖2A中的脈沖轉換器電路的運行的示例將參照圖2B描述。圖2B是在圖 2A中的脈沖轉換器電路的運行的示例的時序圖。注意圖2B圖示例如其中逆變器151具有在圖IA中的邏輯電路的結構而逆變器152具有常規逆變器的結構的情況。例如，如在圖2B中，當信號S21在時間T21上升時，逆變器151中的η溝道晶體管提供延遲，由此信號S22在比時間Τ21晚的時間Τ22下降。另外，當信號S22在時間Τ22下降時，逆變器152中的ρ溝道晶體管提供延遲，由此信號S23在比時間Τ22晚的時間上升。其后，當信號S21在時間Τ23下降時，逆變器151中的ρ溝道晶體管提供延遲，由此信號S22在比時間Τ23晚的時間上升。另外，當信號S22上升時，逆變器152中的η溝道晶體管提供延遲，由此信號S23在比時間Τ23晚的時間下降。注意在上升時信號S23關于信號S21的延遲時間比在下降時的長。其原因與上文在實施例1中描述的相同。進行在圖2Α中的脈沖轉換器電路的運行測試。注意在該運行測試中Gateway Ver. 2. 6. 12. R用作計算軟件。這里，運行測試在下列情況下進行。在結構1中，逆變器151 和逆變器152兩者都具有常規逆變器的結構。在結構2中，逆變器151具有圖IA中的邏輯電路100的結構，而逆變器152具有常規逆變器的結構。在結構3中，逆變器151具有常規逆變器的結構而逆變器152具有圖IA中的邏輯電路100的結構。作為常規逆變器，使用包括η溝道晶體管和P溝道晶體管(每個包括其中形成溝道的硅半導體層)的CMOS逆變器。另外，在運行測試中，使用的晶體管如下在脈沖轉換器電路中的包括氧化物半導體層的η溝道晶體管，其具有Ιμπι的溝道寬度、Ιμπι的溝道長度、1. 58V的閾值電壓、IOOmV/ dec的S值、2. OX 10_24A的關斷狀態電流(在OV的柵源極電壓下源極和漏極之間的電流) 和7. SXlO-7A的導通狀態電流(在2V的柵源極電壓下源極和漏極之間的電流)；在常規逆變器中的η溝道晶體管，其具有1 μ m的溝道寬度、1 μ m的溝道長度、0. 42V的閾值電壓、 60mV/dec的S值、3. 9X 10_12A的關斷狀態電流(在OV的柵源極電壓下源極和漏極之間的電流)和7. 4X IO-5A的導通狀態電流(在2V的柵源極電壓下源極和漏極之間的電流)；以及P溝道晶體管，其具有1 μ m的溝道寬度、1 μ m的溝道長度、-0. 52V的閾值電壓、90mV/dec 的S值、8. 2X10_12A的關斷狀態電流(在OV的柵源極電壓下源極和漏極之間的電流)和
97. 3X IO-5A的導通狀態電流(在-2V的柵源極電壓下源極和漏極之間的電流)。在運行測試中，信號S21的幅度是OV至2V，并且電源電壓是2V。運行測試的結果參照圖3A至3C描述。圖3A至3C示出圖2A中的脈沖轉換器電路的運行測試的結果。圖3A示出結構1中信號S21和信號S23的電壓波形；圖示出結構2中信號S21 和信號S23的電壓波形；并且圖3C示出結構3中信號S21和信號S23的電壓波形。如在圖 3A至3C中，在結構1中，在上升和下降時信號S23的延遲時間是短的。相比之下，在結構2 中，在上升時信號S23的延遲時間比在下降時的長；在結構3中，在下降時信號S23的延遲時間比在上升時的長。如在圖2A和2B與圖3A至3C中描述的，在該實施例中作為示例給出的脈沖轉換器電路至少包括第一逆變器和第二逆變器，并且該第一逆變器和第二逆變器中的一個包括 P溝道晶體管和η溝道晶體管該P溝道晶體管根據輸入到柵極的信號確定輸出信號的電壓是否設置到第一電壓，而包括與該P溝道晶體管的不同的溝道形成層的材料的該η溝道晶體管具有增強型，并且具有比該P溝道晶體管的大的閾值電壓絕對值，并且根據輸入到柵極的信號確定輸出信號的電壓是否設置為第二電壓。利用上文的結構，脈沖轉換器電路可以使用兩個逆變器形成。從而，輸出信號的電壓可以等于或大于電源電壓，并且脈沖轉換器電路可以用具有相同大小的晶體管形成。因此，脈沖轉換器電路的電路面積可以減小。(實施例3) 在該實施例中，將描述包括上文實施例中的脈沖轉換器電路的電子電路。該實施例中的電子電路的示例將參照圖4描述。圖4是圖示該實施例中的電子電路的結構的示例的框圖。圖4中的電子電路包括脈沖轉換器電路(也稱為PLSC)201和功能電路(也稱為 EC)202。信號S31輸入到脈沖轉換器電路201。脈沖轉換器電路201具有輸出作為根據該輸入信號S31設置的電壓的信號S32的功能。具有在實施例1或實施例2中描述的結構的脈沖轉換器電路可以用作脈沖轉換器電路201。信號S32和信號S33輸入到功能電路202。功能電路202是具有根據輸入信號S32 和S33運行的特定功能的電路。功能電路202可以是例如邏輯電路、顯示電路或存儲器電路。注意信號S31和信號S33可與相同的時鐘信號同步。盡管其中信號S33直接輸入到功能電路202的情況在圖4中示出，并不限于此。其中提供信號S33輸入到其中的緩沖電路或其類似物并且根據信號S33設置的來自該緩沖電路的輸出信號輸入到功能電路202的結構也是可接受的。接著，存儲器電路將作為該實施例中的電子電路的示例參照圖5A至5C描述。圖 5A至5C是用于示出該實施例中的存儲器電路的圖。該實施例中的存儲器電路的結構的示例將參照圖5A描述。圖5A是圖示該實施例中的存儲器電路的結構的示例的框圖。圖5A中的存儲器電路包括多個存儲單元(也稱為MC) 211、第一驅動器電路(也稱為)(DRV) 213x、第二驅動器電路(也稱為YDRV) 213y、多個脈沖轉換器電路213w和驅動器控制電路(也稱為DCTL)213v。存儲單元211采用行和列設置。其中提供存儲單元211的區域稱為存儲單元陣列 (也稱為MCA) 212。行地址信號(也稱為信號XSEL)輸入到第一驅動器電路213x。第一驅動器電路 213x具有響應于輸入行地址信號在一個或多個行中選擇存儲單元211并且輸出選擇信號到選擇的存儲單元211的功能。第一驅動器電路213x包括例如解碼器。該解碼器具有按行選擇存儲單元211的功能。數據信號和列地址信號(也稱為信號YSEL)輸入到第二驅動器電路213y。第二驅動器電路213y具有響應于輸入列地址信號在一個或多個列中選擇存儲單元211并且輸出數據信號到選擇的存儲單元211的功能。第二驅動器電路213y具有輸出讀取信號(也稱為信號READ)并且通過該讀取信號讀出存儲在選擇的存儲單元211中的數據的功能。第二驅動器電路213y包括例如解碼器、多個模擬開關、讀取信號輸出電路和讀取電路。該解碼器具有按列選擇存儲單元211的功能。該模擬開關具有根據從該解碼器輸入的信號確定是否輸出數據信號的功能。該讀取信號輸出電路具有產生并且輸出讀取信號的功能。該讀取電路具有通過讀取信號讀出存儲在選擇的存儲單元211中的數據的功能。注意讀取信號的電壓可以低于寫入信號的電壓。寫入控制信號、讀取控制信號和地址信號輸入到驅動器控制電路213v。驅動器控制電路213v具有響應于輸入寫入控制信號、讀取控制信號和地址信號產生并且輸出控制第一驅動器電路213x和第二驅動器電路213y的運行的信號的功能。例如，驅動器控制電路213V具有響應于地址信號輸出多個行地址信號到第一驅動器電路213x和多個列地址信號到第二驅動器電路213y的功能。行地址信號和列地址信號輸入到脈沖轉換器電路213w。注意脈沖轉換器電路 213w的數目與輸入行地址信號或列地址信號的數目相同。輸入到相應脈沖轉換器電路 213w的行地址信號互相不同，并且輸入到相應脈沖轉換器電路213w的列地址信號互相不同。脈沖轉換器電路213w具有改變輸入到其中的信號的脈沖寬度的功能。作為脈沖轉換器電路213w，可以使用上文實施例中的脈沖轉換器電路。例如，在其中改變行地址信號的脈沖寬度的情況下可以使用具有實施例2中的結構2的脈沖轉換器電路；而在其中改變列地址信號的脈沖寬度的情況下可以使用具有實施例2中的結構3的脈沖轉換器電路。存儲單元211的結構的示例參照圖5B描述。圖5B是圖示存儲單元的結構的示例的電路圖。圖5B中的存儲單元包括晶體管231、電容器232和晶體管233。數據信號輸入到晶體管231的源極和漏極中的一個并且選擇信號輸入到晶體管 231的柵極。晶體管231充當選擇晶體管。作為晶體管231，例如，可以使用可以應用于實施例1中的脈沖轉換器電路中的邏輯電路的η溝道晶體管的晶體管。電容器232包括第一電極和第二電極。讀取信號輸入到晶體管232的第一電極。 晶體管232的第二電極電連接到晶體管231的源極和漏極中的另一個。電容器232充當存儲電容器。
電壓Vc輸入到晶體管233的源極和漏極中的一個。晶體管233的源極和漏極中的另一個的電壓是要讀出的數據信號的電壓。晶體管233的柵極電連接到晶體管231的源極和漏極中的另一個。注意其中晶體管233的柵極、電容器232的第二電極和晶體管231 的源極和漏極中的另一個互相電連接的部分也可以稱為節點N41。電壓Vc具有預定值。注意晶體管233充當輸出晶體管。晶體管233可以是例如包括半導體層的晶體管，在該半導體層中形成溝道并且包括屬于周期表第14族的半導體(例如硅)。接著，在圖5B中的存儲單元的運行的示例參照圖5C描述。圖5C是在圖5B中的存儲單元的運行的示例的時序圖。在數據的寫入中，如在圖5C中的時段251中示出的，例如，選擇信號根據行地址信號的脈沖輸入到晶體管231的柵極，晶體管231根據選擇信號導通，并且數據信號根據列地址信號的脈沖輸入到存儲單元。節點N41的電壓從而設置到對應于數據信號的值，由此使存儲單元進入其中寫入數據的狀態(這樣的狀態也稱為狀態WRT)。注意行地址信號的脈沖寬度與列地址信號的不同，并且從而行地址信號在列地址信號開始改變之后開始改變。因此，用于寫入數據到要選擇的存儲單元的數據信號可以在選擇存儲單元之前設置。其后，在寫入數據的讀取中，如在圖5C中的時段252中示出的，例如節點N41的電壓根據讀取信號的脈沖改變。此外，晶體管233根據節點N41的改變的電壓處于導通狀態或關斷狀態，并且晶體管233的源極和漏極中的另一個的電壓作為數據信號讀出。存儲單元從而進入其中讀出數據的狀態(這樣的狀態也稱為狀態RD)。上文是圖5B中的存儲單元的運行的示例。如參照圖5A至5C描述的，該實施例中的存儲器電路的示例具有其中行地址信號的脈沖寬度和列地址信號的脈沖寬度中的一個由脈沖轉換器電路改變的結構。利用上文的結構，電路的面積可以減小。此外，利用上文的結構，列地址信號可以在行地址信號改變之前改變。這在防止運行故障中是有效的；例如，可以防止不期望的數據寫入存儲單元。(實施例4)在該實施例中，作為包括實施例3中的存儲器電路的半導體器件的示例，將描述可以無線地傳送數據的半導體器件。該實施例中的半導體器件的結構的示例將參照圖6描述。圖6是示出該實施例中的半導體器件的結構的示例的框圖。圖6中的半導體器件包括天線電路(也稱為ANT)301、電源電路(也稱為 PWRG)302、解調電路(也稱為DM0D)303、存儲器控制電路(也稱為MCTL) 304、存儲器電路 (也稱為MEMORY) 305、編碼電路(也稱為ENCD) 306和調制電路(也稱為MOD) 307。圖6中的半導體器件經由該天線電路301傳送無線電信號到例如無線通信裝置(能夠無線通信的裝置，例如讀取器/寫入器或詢問器等)等外部電路并且從其中接收無線電信號。天線電路301具有傳送和接收載波的功能。電源電路302具有使用根據由天線電路301接收的載波的電壓產生電源電壓的功能。解調電路303具有解調由天線電路301接收的載波以提取數據信號的功能。
存儲器控制電路304具有基于解調的數據信號產生例如寫入控制信號、讀取控制信號和地址信號等訪問信號的功能。存儲器電路305存儲數據。例如，只讀存儲器(ROM)和隨機存取存儲器(RAM)中的一個或兩個可以用作存儲器電路305。編碼電路306具有編碼從存儲器電路305讀出的數據信號的功能。調制電路307具有調制編碼的數據信號并且產生要作為載波從天線電路301傳送的數據信號的功能。接著，將描述圖6中的半導體器件的運行的示例。當天線電路301接收載波時，電壓根據由天線電路301接收的載波產生。由天線電路301產生的電壓輸入到電源電路302和解調電路303。電源電路302基于由天線電路301產生的電壓產生電源電壓并且輸出該產生的電源電壓到解調電路303、存儲器控制電路304、存儲器電路305、編碼電路306和調制電路 307。解調電路303解調從天線電路301輸入的電壓的信號以提取數據信號，并且輸出該提取的數據信號到存儲器控制電路304。存儲器控制電路304根據數據信號產生訪問信號。存儲器電路305根據訪問信號寫入或讀取數據。編碼電路306將從存儲器電路305讀出的數據信號編碼。調制電路307根據編碼的數據信號調制要從天線電路301傳送的載波。上文是圖 6中的半導體器件的運行的示例。如參照圖6描述的，該實施例中的半導體器件可以無線傳送和接收數據。通過在該半導體器件中使用上文實施例中的存儲器電路，可以提供具有小電路面積的高度可靠的半導體器件。(實施例5)在該實施例中，將描述可以用作包括在上文實施例中的脈沖轉換器電路、存儲器電路或半導體器件中的包括氧化物半導體層的晶體管的晶體管。在該實施例中包括氧化物半導體層的晶體管包括純化為本征(或i型)或大致上本征的氧化物半導體層。注意純化包括下列中的至少一個盡可能多地從該氧化物半導體層去除氫，并且供應氧給該氧化物半導體層以便減少由于該氧化物半導體層中的氧空位引起的缺陷。該實施例中的晶體管的結構的示例將參照圖7A至7D描述。圖7A至7D是每個圖示該實施例中的晶體管的結構的示例的示意剖視圖。圖7A中的晶體管是底柵極晶體管，其也叫做反向交錯晶體管。圖7A中的晶體管包括導電層401a、絕緣層40 、氧化物半導體層403a、導電層 405a和導電層406a。導電層401a在襯底400a之上形成，絕緣層40 在導電層401a之上形成，氧化物半導體層403a在導電層401a之上形成且絕緣層40 插入其之間，并且導電層40 和導電層406a每個在氧化物半導體層403a的一部分之上形成。此外，在圖7A中的晶體管中，氧化物絕緣層407a與氧化物半導體層403a的上表
13面的一部分(在其之上既不提供導電層40 也不提供導電層406a的氧化物半導體層403a 的部分)接觸。在圖7B中晶體管是溝道保護(也稱為溝道終止)晶體管，其是底柵極晶體管中的一個，并且也稱為反向交錯晶體管。圖7B中的晶體管包括導電層401b、絕緣層402b、氧化物半導體層40北、絕緣層 427、導電層405b和導電層406b。導電層401b在襯底400b之上形成，絕緣層402b在導電層401b之上形成，氧化物半導體層40 在導電層401b之上形成且絕緣層402b插入其之間，絕緣層427在導電層 401b之上形成且絕緣層402b和氧化物半導體層40 插入其之間，并且導電層40 和導電層406b在氧化物半導體層40 的一部分之上形成且絕緣層427插入其之間。導電層401b 可以與整個氧化物半導體層40 重疊。當導電層401b與整個氧化物半導體層40 重疊時，可以防止光進入氧化物半導體層40北。結構不限于此；導電層401b可以與氧化物半導體層40 的一部分重疊。在圖7C中示出的晶體管是底柵極晶體管。圖7C中的晶體管包括導電層401c、絕緣層402c、氧化物半導體層403c、導電層 405c和導電層406c。導電層401c在襯底400c之上形成，絕緣層402c在導電層401c之上形成，導電層 405c和導電層406c在絕緣層402c的一部分之上形成，并且氧化物半導體層403c在導電層 401c之上形成且絕緣層402c、導電層405c和導電層406c插入其之間。導電層401c可以與整個氧化物半導體層403c重疊。當導電層401c與整個氧化物半導體層403c重疊時，可以防止光進入氧化物半導體層403c。結構不限于此；導電層401c可以與氧化物半導體層 403c的一部分重疊。在圖7C中示出的晶體管中，氧化物絕緣層407c與氧化物半導體層403c的上表面和側面接觸。注意保護絕緣層可提供在圖7A至7C中的氧化物絕緣層之上。在圖7D中示出的晶體管是頂柵極晶體管。圖7D中的晶體管包括導電層401d、絕緣層402d、氧化物半導體層403d、導電層 405d和導電層406d。氧化物半導體層403d在襯底400d之上形成且絕緣層447插入其之間，導電層 405d和導電層406d每個在氧化物半導體層403d的一部分之上形成，絕緣層402d在氧化物半導體層403d、導電層405d和導電層406d之上形成，并且導電層401d在氧化物半導體層 403d之上形成且絕緣層402d插入其之間。作為襯底400a至400d，例如可以使用硼硅酸鋇玻璃、硼硅酸鋁玻璃或其類似物的玻璃襯底。備選地，用例如陶瓷襯底、石英襯底或藍寶石襯底等絕緣體形成的襯底可以用作襯底400a至400d。此外備選地，結晶玻璃或塑料襯底可以用作襯底400a至400d。再此外備選地，用硅或其類似物形成的半導體襯底可以用作襯底400a至400d。圖7D中的絕緣層447充當防止雜質元素從襯底400d擴散的基底層。絕緣層447 可以是例如氮化硅層、氧化硅層、氮氧化硅層、氧氮化硅層、氧化鋁層或氧氮化鋁層。備選
14地，絕緣層447可以是每個用可以用于絕緣層447的材料形成的層的堆疊。備選地，絕緣層 447可以是包括用擋光材料形成的層和用可以用于絕緣層447的材料形成的層的堆疊。當絕緣層447包括用擋光材料形成的層時，可以防止光進入氧化物半導體層403d。注意在圖7A至7C中的晶體管中的每個中，絕緣層可提供在襯底和充當柵電極的導電層之間，如在圖7D中的晶體管中。接著，在下文描述圖7A至7D中的晶體管的部件。導電層401a至401d中的每個充當晶體管的柵電極。導電層401a至401d中的每個可以是例如金屬材料(例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等)層；或包含這些材料中的任何材料作為主要組分的合金材料層。導電層401a至401d可以是每個用可以用于導電層401a至401d的材料形成的層的堆疊。絕緣層40 至402d中的每個充當晶體管的柵極絕緣層。絕緣層40 至402d中的每個可以是例如氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層。備選地，絕緣層40 至402d中的每個可以是每個用可以用于絕緣層40 至402d的材料形成的層的堆疊。用可以用于絕緣層40 至402d的材料形成的層可以用等離子體CVD法、濺射法或類似方法形成。例如，絕緣層40 至402d可以通過用等離子體CVD法形成氮化硅層并且然后用等離子體CVD法在其之上形成氧化硅層形成。氧化物半導體層403a至403d中的每個充當晶體管的溝道形成層。可以用于氧化物半導體層403a至403d的氧化物半導體的示例包括四組分金屬氧化物、三組分金屬氧化物和二組分金屬氧化物。作為四組分金屬氧化物，例如可以使用In-Sn-Ga-Si-O基金屬氧化物。作為三組分金屬氧化物，例如可以使用h-Ga-Si-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Si-O基金屬氧化物。作為二組分金屬氧化物，例如可以使用In-Si-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Si-O基金屬氧化物、Si-Mg-O基金屬氧化物、Sn-Mg-O 基金屬氧化物、h-Mg-Ο基金屬氧化物或h-Sn-O基金屬氧化物。另外，^i-O基金屬氧化物、Sn-O基金屬氧化物、Zn-O基金屬氧化物或其類似物可以用作氧化物半導體。可以用作氧化物半導體的金屬氧化物可包含Si02。在使用In-Si-O基金屬氧化物的情況下，例如具有下列組成比的氧化物靶可以用于h-Zn-O基金屬氧化物半導體層的沉積In &ι = 50 1至1 2(采用摩爾比 In2O3 ZnO = 25 1至 1 4)，優選地 h Zn = 20 1至 1 1(采用摩爾比 h203 ZnO =10 1至1 2)，更優選地化Zn =15 1至1. 5 1(采用摩爾比h203 ZnO = 15 2至3 4)。例如，當用于h-Zn-O基氧化物半導體的沉積的靶的原子比由h Zn O =P Q R表達時，R> 1.5P+Q。h含量的增加使晶體管的遷移率能夠增加。此外，由InMO3(ZnO)mOii大于0)代表的材料可以用作氧化物半導體。例如，M代表從Ga、Al、Mn和Co選擇的一個或多個金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn或 Ga 禾口 Co ο導電層40 至405d和導電層406a至406d中的每個充當晶體管的源電極或漏電極。導電層40 至405d和導電層406a至406d中的每個可以是例如金屬材料(例如鋁、 鉻、銅、鉭、鈦、鉬或鎢等)層；或包含這些金屬材料中的任何材料作為主要組分的合金材料層。導電層40 至405d和導電層406a至406d可以是每個用可以用于導電層40 至405d 和導電層406a至406d的材料形成的層的堆疊。例如，導電層40 至405d和導電層406a至406d可以通過堆疊鋁或銅的金屬層和鈦、鉬、鎢或其類似物的耐火金屬層形成。備選地，導電層40 至405d和導電層406a至 406d可以使用在耐火金屬層之間包括鋁或銅的金屬層的堆疊形成。此外，當導電層40 至 405d和導電層406a至406d使用其中添加防止產生小丘或晶須的元素(例如，Si、Nd或Sc) 的鋁層形成時，耐熱性可以增加。備選地，導電層40 至405d和導電層406a至406d中的每個可以是含導電金屬氧化物的層。可以使用的該導電金屬氧化物的示例包括氧化銦(In2O3)、氧化錫(SnO2)、 氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2,縮寫成ΙΤ0)、氧化銦和氧化鋅的合金 (In2O3-ZnO)或含氧化硅的這樣的金屬氧化物材料。此外，另一個布線也可使用用于形成導電層40 至405d和導電層406a至406d 的材料形成。絕緣層427充當保護晶體管的溝道形成層的層(也稱為溝道保護層)。絕緣層427 可以是例如用可以用于絕緣層447的材料形成的層。備選地，絕緣層427可以是每個用可以用于絕緣層427的材料形成的層的堆疊。氧化物絕緣層407a和407c可以是氧化物絕緣層，例如氧化硅層。氧化物絕緣層 407a和407c可以是每個用可以用于氧化物絕緣層407a和407c的材料形成的層的堆疊。接著，作為用于制造該實施例中的晶體管的方法的示例，用于制造圖7A中圖示的晶體管的方法的示例將參照圖8A至8D描述。圖8A至8D是圖示用于制造圖7A中的晶體管的方法的示例的示意剖視圖。首先，制備襯底400a并且第一導電膜在其之上形成。該第一導電膜被選擇性蝕刻以形成導電層401a(參見圖8A)。例如，第一抗蝕劑掩模通過第一光刻步驟在第一導電膜的一部分之上形成并且第一導電膜使用該第一抗蝕劑掩模蝕刻以形成導電層401a。注意該第一抗蝕劑掩模在導電層 401a形成后去除。例如，第一導電膜可以使用可以用于導電層401a的材料形成。第一導電膜可以通過堆疊每個用可以用于第一導電膜的材料形成的層形成。注意抗蝕劑掩模可通過噴墨法形成。在噴墨法中不使用光掩模；從而，可以減少制造成本。此外，抗蝕劑掩模可使用多灰度掩模形成。多灰度掩模是光透過該掩模具有多個強度的掩模。當使用多灰度掩模時，可以形成具有有不同厚度的部分的抗蝕劑掩模，并且這樣的抗蝕劑掩模可以在連續的蝕刻步驟中使用；因此，可以減少制造成本。然后，第一絕緣膜在導電層401a之上形成以形成絕緣層402a。氧化物半導體膜在絕緣層402之上形成，并且然后該氧化物半導體膜被蝕刻并且經受第一熱處理，由此形成氧化物半導體層403a (參見圖8B)。例如，第一絕緣膜可以通過濺射法、等離子體CVD法或類似方法形成。例如，當第一絕緣膜通過高密度等離子體CVD法(例如，使用以2. 45GHz的頻率的微波的高密度等離子體CVD法)形成時，絕緣層40 可以是致密的并且由此具有提高的擊穿電壓。此外，第一絕緣膜可以使用可以用于絕緣層40 的材料形成。第一絕緣膜可以通過堆疊每個用可以用于第一絕緣膜的材料形成的層形成。氧化物半導體膜可以通過濺射法形成。注意氧化物半導體膜可在稀有氣體氣氛、 氧氣氛或在稀有氣體和氧的混合氣氛中形成。氧化物半導體膜可以使用可以用于氧化物半導體層403a的氧化物半導體材料形成。對于氧化物半導體膜的形成，可以使用具有采用摩爾比的組成比 In2O3 Ga2O3 ZnO = 1 1 1 或 In2O3 Ga2O3 ZnO = 1 1 2 的氧化物靴。在使用的氧化物靶中，除了由空白等占用的區域外的部分的體積關于總體積的比例(該比例也稱為填充系數)優選地高于或等于90%并且低于或等于100%，更優選地高于或等于95% 并且低于或等于99. 9%。利用具有高填充系數的靶，可以形成致密氧化物半導體膜。此外，作為用于形成氧化物半導體膜的濺射氣體，例如，優選使用從其中去除例如氫、水、羥基或氫化物等雜質的高純度氣體。在氧化物半導體膜形成之前，可執行預熱。通過預熱，例如氫或濕氣等雜質從絕緣層40 和氧化物半導體膜釋放。注意在預熱腔中執行預熱的情況下，例如，低溫泵優選地提供為預熱腔中的排氣裝置。此外，當襯底400a放置在減壓下并且襯底400a的溫度設置高于或等于100°C并且低于或等于600°C，優選地高于或等于200°C并且低于或等于400°C時，可形成氧化物半導體膜。通過加熱襯底400a，氧化物半導體膜中的雜質的濃度可以減小并且在濺射期間對氧化物半導體膜的損傷可以減小。此外，例如，在其中形成氧化物半導體膜的沉積腔中剩余的濕氣可以用捕集真空泵或類似物去除。作為捕集真空泵，例如，可以使用低溫泵、離子泵或鈦升華泵。此外，提供有冷阱(cold trap)的渦輪泵可以用于去除在沉積腔中剩余的濕氣。在氧化物半導體膜形成之前，優選執行反向濺射以去除附著在絕緣層40 的表面上的粉狀物質(也稱為顆粒或灰塵)。該反向濺射指其中當電壓沒有施加到靶側時，RF 電源用于施加電壓到氬、氮、氦或氧氣氛中的襯底側使得產生等離子體以將襯底的表面改性的方法。例如，氧化物半導體膜可以使用第二抗蝕劑掩模蝕刻，第二抗蝕劑掩模通過第二光刻步驟在氧化物半導體膜的一部分之上形成。注意該第二抗蝕劑掩模在氧化物半導體膜蝕刻后去除。例如，干法蝕刻、濕法蝕刻或干法蝕刻和濕法蝕刻兩者可以用于蝕刻氧化物半導體膜。氧化物半導體膜可以例如使用磷酸、醋酸、硝酸的混合溶液作為蝕刻劑蝕刻。 IT007N(由Kanto Chemical Co.，Inc.生產)可用作用于蝕刻氧化物半導體膜的蝕刻劑。另外，例如，第一熱處理在高于或等于400°C并且低于或等于750°C，或高于或等于400°C并且低于襯底的應變點執行。通過第一熱處理，可以執行脫水或脫氫。熱處理的熱處理設備可以是電爐或用于通過從例如電阻加熱元件等加熱元件熱傳導或熱輻射加熱對象的設備。例如，可以使用例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等快速熱退火(RTA)設備。例如，LRTA設備是用于通過從例如鹵素燈、 金屬鹵化物燈、氙弧燈，碳弧燈，高壓鈉燈或高壓汞燈等燈發射的光(電磁波)的輻射加熱對象的設備。GRTA設備是用于使用高溫氣體熱處理的設備。作為該高溫氣體，可以使用通
17過熱處理不與對象反應的稀有氣體或惰性氣體(例如，氮)。例如，作為第一熱處理，可采用GRTA，其包括在加熱到650°C至700°C的惰性氣體中加熱若干分鐘。注意水、氫等不包含在第一熱處理中使用的氣體中是優選的。該氣體具有 6N(99. 9999%)或更高、優選地7N(99. 99999% )或更高的純度是優選的，S卩，雜質濃度低于或等于lppm、更優選地低于或等于0. Ippm是優選的。在氧化物半導體層在第一熱處理中加熱后，高純度氧氣、高純度隊0氣或超干空氣 (具有低于或等于_40°C、優選地低于或等于_60°C的露點)可引入相同的爐中，同時加熱溫度被保持或者降低。氧氣或隊0氣不含水、氫等是優選的。引入熱處理設備的氧氣或N2O 氣的純度優選地等于或高于6N，更優選地等于或高于7N，即氧氣或N2O氣的雜質濃度優選地等于或低于lppm，更優選地等于或低于0. lppm。引入的氧氣或N2O氣供應氧給氧化物半導體層403a，由此可以純化氧化物半導體層403a。注意第一熱處理可在氧化物半導體膜形成和蝕刻后執行。備選地，氧化物半導體膜可在氧化物半導體膜形成并且第一熱處理執行后蝕刻。除上文的時序的外，第一熱處理可在導電層40 和406a在氧化物半導體層403a 之上形成之后或在氧化物絕緣層407a在導電層40 和406a之上形成之后執行，只要第一熱處理在氧化物半導體層形成之后執行即可。備選地，氧化物半導體膜可通過兩個沉積步驟形成并且熱處理可在每個沉積步驟之后執行使得所得的氧化物半導體膜可包括具有垂直于膜表面取向的c軸的結晶區。例如，具有等于或大于3nm并且等于或小于15nm的厚度的第一氧化物半導體膜形成并且在氮、氧、稀有氣體或干燥空氣的氣氛中經受等于或高于450°C并且等于或低于850°C、優選地等于或高于550°C并且等于或低于750°C的溫度的第一熱處理，使得第一氧化物半導體膜在包括表面的區域中包括結晶區(包括片狀晶體)；然后，比第一氧化物半導體膜厚的第二氧化物半導體膜形成并且經受等于或高于450°C并且等于或低于850°C、優選地等于或高于600°C并且等于或低于700°C的溫度的第二熱處理，使得晶體使用第一氧化物半導體膜作為晶體生長的籽晶從第一氧化物半導體膜向上生長進入第二氧化物半導體膜，由此第二氧化物半導體膜的整體結晶。采用這樣的方式，可以形成包括具有垂直于膜表面取向的 c軸的結晶區的氧化物半導體膜。從而形成的氧化物半導體膜比形成的單層氧化物半導體膜厚。然后，第二導電膜在絕緣層40 和氧化物半導體層403a之上形成并且被選擇性蝕刻以形成導電層40 和406a (參見圖8C)。例如，第三抗蝕劑掩模通過第三光刻步驟在第二導電膜的一部分之上形成并且第二導電膜使用該第三抗蝕劑掩模蝕刻以形成導電層405a和406a。注意該第三抗蝕劑掩模在導電層40 和406a形成后去除。此外，第二導電膜可以使用可以用于導電層40 和406a的材料形成。第二導電膜可以通過堆疊每個用可以用于第二導電膜的材料形成的層形成。第二導電膜可以是例如金屬材料(例如鋁、鉻、銅、鉭、鈦、鉬或鎢等)膜；或包含這些金屬材料中的任何材料作為主要組分的合金材料膜。第二導電膜可以是通過堆疊可以用作第二導電膜的膜形成的膜的堆疊。
18
注意第三抗蝕劑掩模優選地通過曝光于紫外線、KrF激光或ArF激光形成。所得晶體管的溝道長度L取決于在氧化物半導體層403a之上互相鄰近的導電層40 和406a的底端之間的間隔的寬度。在其中執行曝光以形成使溝道長度L小于25nm的第三抗蝕劑掩模的情況下，曝光優選地使用具有幾納米到幾十納米的極短波長的遠紫外線執行。在通過遠紫外光的曝光中，分辨率是高的并且聚焦深度是大的。因此，所得的晶體管的溝道長度L 可以等于或大于IOnm并且等于或小于lOOOnm。在形成導電層40 和406a后，可執行預熱。該預熱可與上文的那個相似地執行。然后，氧化物絕緣層407a形成為與氧化物半導體層403a接觸。例如，氧化物絕緣層407a可以通過其中例如水或氫等雜質不進入氧化物絕緣層 407a的方法(例如，濺射法)在稀有氣體(典型地，氬)氣氛、氧氣氛或稀有氣體和氧的混合氣氛中在氧化物半導體層403a、導電層40 和導電層406a之上形成第二絕緣膜來形成。 通過形成其中例如水或氫等雜質不進入氧化物絕緣層407a的氧化物絕緣層407a，可以防止氧化物半導體層的背溝道的電阻減小。在氧化物絕緣層407a的形成中襯底的溫度優選地等于或高于室溫并且等于或低于300°C。例如，第二絕緣膜可使用氧化硅靶或硅靶形成。例如，利用硅靶，氧化硅膜可以在含氧的氣氛中通過濺射法形成為第二絕緣膜。此外，作為用于形成第二絕緣膜的濺射氣體，例如，優選使用例如氫、水、羥基或氫化物等雜質從其中去除的高純度氣體。在氧化物絕緣層407a形成之前，可執行使用例如隊0、N2或Ar等氣體的等離子體處理以去除吸附在氧化物半導體層403a暴露的表面上的水或類似物。在執行該等離子體處理的情況下，氧化物絕緣層407a優選地在等離子體處理之后形成而沒有暴露于空氣。此外，在氧化物絕緣層407a形成之后，第二熱處理(優選地在等于或高于200 °C并且等于或低于40(TC，例如等于或高于250°C并且等于或低于350°C )可在惰性氣體氣氛或氧氣氣氛中執行。例如，第二熱處理在氮氣氛中在250°C執行一小時。通過第二熱處理，施加熱同時氧化物半導體層403a的上表面的一部分與氧化物絕緣層407a接觸。通過上文的工藝，例如氫、濕氣、羥基或氫化物(也稱為氫化合物)等雜質可以有意地從氧化物半導體層去除，并且另外氧可以供應給氧化物半導體層。從而，純化氧化物半導體層。通過上文的工藝，晶體管形成(參見圖8D)。當氧化物絕緣層407a是具有許多缺陷的氧化硅層時，氧化物半導體層403a中例如氫、濕氣、羥基或氫化物等雜質通過在氧化硅層形成之后執行的第二熱處理而擴散進入氧化物絕緣層407a，由此氧化物半導體層403a中的雜質可以進一步減少。保護絕緣層可在氧化物絕緣層407a之上形成。例如，該保護絕緣層通過RF濺射法形成絕緣膜來提供。RF濺射法作為保護絕緣層的形成方法是優選的，因為它提供高產出率。上文是用于制造圖7A中的晶體管的方法的示例。注意用于修整該實施例中的晶體管的方法可包括使用氧等離子體的氧摻雜處理。 例如，可執行使用2.45GHz的高密度等離子體的氧摻雜處理。注意該氧摻雜處理可在充當柵極絕緣層的絕緣層形成之后、在氧化物半導體膜形成之后、在第一熱處理之后、在充當源電極或漏電極的導電層形成之后或在氧化物絕緣層形成之后執行。通過該氧摻雜處理，制造的晶體管的電特性中的變化可以減小。注意用于制造晶體管的方法的給定示例不必僅應用于圖7A中的晶體管。例如，上文用于制造圖7A中的晶體管的方法的示例的說明可以視情況應用于圖7B至7D的部件，其具有與圖7A的部件相同的標號并且具有與圖7A的部件的功能至少部分相同的功能。如參照圖7A至7D和圖8A至8D描述的，該實施例中的晶體管具有一種結構，其包括充當柵電極的第一導電層；充當柵極絕緣層的絕緣層；其中形成溝道并且其與第一導電層重疊而該絕緣層插入其之間的氧化物半導體層；電連接到該氧化物半導體層并且充當源電極和漏電極中的一個的第二導電層；以及電連接到該氧化物半導體層并且充當源電極和漏電極中的另一個的第三導電層。該氧化物半導體層與氧化物絕緣層接觸。其中形成溝道的氧化物半導體層是通過純化做成i型或大致上i型的氧化物半導體層。通過氧化物半導體層的純化，氧化物半導體層的載流子濃度可以低于IXlO14/ cm3，優選地低于lX1012/cm3，更優選地低于1 X lO^/cm3，并且從而，可以抑制由于溫度變化引起的特性中的變化。利用上文的結構，每微米溝道寬度的關斷狀態電流可以等于或小于 10aA(l X I(T17A)，等于或小于laA(l X I(T18A)，等于或小于IOzA (1 X I(T2qA)，進一步等于或小于IzA(IX I(T21A)，并且更進一步等于或小于IOOyA(IX I(T22A)。晶體管的關斷狀態電流盡可能小是優選的。該實施例中晶體管的關斷狀態電流的最小值估計是大約10_3°Α/μπι。此外，在用于特性評估的元件中的關斷狀態電流的測量值將在下文描述。其中L/W = 3 μ m/10000 μ m的晶體管用作特性評估的元件。該晶體管的初始特性 (柵極和源極之間的電壓(也稱為電壓VG)與源極和漏極之間的電流(電流ID)之間的關系)在圖9中示出。注意在測量中，襯底的溫度是室溫，源極和漏極之間的電壓(在下文中， 稱為漏電壓或電壓VD)是IV或10V，并且柵極和源極之間的電壓是-20V至+20V。如在圖9中示出的，其中L/W = 3 μ m/10000 μ m的晶體管是增強型晶體管，并且當漏電壓是IV或IOV時具有等于或小于1 X IO-13A的關斷狀態電流。該關斷狀態電流等于或小于分析器(半導體參數分析器，由Agilent Technologies Inc.制造的Agilent 4156C) 的分辨率(IOOfA)。將描述基于采用用于特性評估的另一個電路測量的漏電流的該實施例中晶體管的關斷狀態電流的計算的示例。用于特性評估的該電路的結構參照圖10描述。圖10是示出用于特性評估的電路的結構的電路圖。圖10中用于特性評估的電路包括多個測量系統801。該測量系統801并聯連接。 在該示例中，八個測量系統801并聯連接。測量系統801包括晶體管811、晶體管812、電容器813、晶體管814和晶體管815。電壓Vl輸入到晶體管811的源極和漏極中的一個，并且電壓Vext_a輸入到晶體管811的柵極。晶體管811用于注入電荷。晶體管812的源極和漏極中的一個連接到晶體管811的源極和漏極中的另一個， 電壓V2輸入到晶體管812的源極和漏極中的另一個，并且電壓Vext_b輸入到晶體管812 的柵極。晶體管812用于評估漏電流。注意這里的漏電流包括晶體管的關斷狀態電流。電容器813的第一電極連接到晶體管811的源極和漏極中的另一個。電壓V2輸入到電容器813的第二電極。這里，OV作為電壓V2輸入。
電壓V3輸入到晶體管814的源極和漏極中的一個。晶體管814的柵極連接到晶體管811的源極和漏極中的另一個。注意其中晶體管814的柵極、晶體管811的源極和漏極中的另一個、晶體管812的源極和漏極中的該一個和電容器813的第一電極互相連接的部分也稱為節點A。晶體管815的源極和漏極中的一個連接到晶體管814的源極和漏極中的另一個， 電壓V4輸入到晶體管815的源極和漏極中的另一個，并且電壓Vext_c輸入到晶體管815 的柵極。注意這里，0. 5V作為電壓Vext_c輸入。測量系統801輸出其中晶體管814的源極和漏極中的另一個連接到晶體管815的源極和漏極中的該一個的部分的電壓，其作為輸出電壓Vout。這里，具有10 μ m的溝道長度L和10 μ m的溝道寬度W并且包括氧化物半導體層的晶體管用作晶體管811的示例。具有3 μ m的溝道長度L和100 μ m的溝道寬度W并且包括氧化物半導體層的晶體管用作晶體管814和晶體管815中的每個的示例。包括氧化物半導體層的底柵極晶體管用作晶體管812的示例，其中源和漏電極在氧化物半導體層上并且與氧化物半導體層接觸，沒有提供其中源和漏電極與柵電極重疊的區域，而提供具有Iym 的寬度的偏移區。該偏移區的提供可以減少寄生電容。此外，對于晶體管812采用在溝道長度L和溝道寬度W中不同的六個條件(參見表格1)。[表格1]
權利要求
1.一種脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的邏輯電路， 其中所述邏輯電路包括所述第一信號輸入到其柵極的P溝道晶體管，所述P溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到第一電壓；以及η溝道晶體管，其具有增強型，并且具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值，并且所述第一信號輸入到其柵極，所述η溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到高于所述第一電壓的第二電壓，其中所述P溝道晶體管包括在其中形成溝道并且包括族14元素的半導體層，并且其中所述η溝道晶體管包括在其中形成溝道并且載流子濃度小于IXlO1Vcm3的氧化物半導體層。
2.一種脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的第一逆變器；以及所述第二信號輸入到其中并且第三信號從其中輸出的第二逆變器，其中所述第一逆變器包括所述第一信號輸入到其柵極的P溝道晶體管，所述P溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到第一電壓；以及η溝道晶體管，其具有增強型，并且具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值，并且所述第一信號輸入到其柵極，所述η溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到低于所述第一電壓的第二電壓，其中所述P溝道晶體管包括在其中形成溝道并且包括族14元素的半導體層，并且其中所述η溝道晶體管包括在其中形成溝道并且載流子濃度小于IXlO1Vcm3的氧化物半導體層。
3.—種脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的第一逆變器；以及所述第二信號輸入到其中并且第三信號從其中輸出的第二逆變器，其中所述第二逆變器包括所述第二信號輸入到其柵極的P溝道晶體管，所述P溝道晶體管根據柵極的電壓確定所述第三信號的電壓是否設置到第一電壓；以及η溝道晶體管，其具有增強型，并且具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值，并且所述第二信號輸入到其柵極，所述η溝道晶體管根據柵極的電壓確定所述第三信號的電壓是否設置到低于所述第一電壓的第二電壓，其中所述P溝道晶體管包括在其中形成溝道并且包括族14元素的半導體層，并且其中所述η溝道晶體管包括在其中形成溝道并且載流子濃度小于IXlO1Vcm3的氧化物半導體層。
4.一種脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的邏輯電路，其中所述邏輯電路包括 所述第一信號輸入到其柵極的P溝道晶體管，其中所述P溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到第一電壓；以及所述第一信號輸入到其柵極的η溝道晶體管，其中所述η溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到高于所述第一電壓的第二電壓， 其中所述η溝道晶體管包括氧化物半導體層。
5.如權利要求4所述的脈沖轉換器電路，其中所述η溝道晶體管具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值。
6.如權利要求4所述的脈沖轉換器電路，其中所述η溝道晶體管是增強型晶體管。
7.如權利要求4所述的脈沖轉換器電路，其中所述氧化物半導體層的載流子濃度小于 lX10w/cm3。
8.如權利要求4所述的脈沖轉換器電路，其中所述ρ溝道晶體管包括半導體層，其包括族14元素。
9.一種脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的第一逆變器；以及所述第二信號輸入到其中并且第三信號從其中輸出的第二逆變器，其中所述第一逆變器包括所述第一信號輸入到其柵極的P溝道晶體管，其中所述P溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到第一電壓；以及所述第一信號輸入到其柵極的η溝道晶體管，其中所述η溝道晶體管根據柵極的電壓確定所述第二信號的電壓是否設置到低于所述第一電壓的第二電壓， 其中所述η溝道晶體管包括氧化物半導體層。
10.如權利要求9所述的脈沖轉換器電路，其中所述η溝道晶體管具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值。
11.如權利要求9所述的脈沖轉換器電路，其中所述η溝道晶體管是增強型晶體管。
12.如權利要求9所述的脈沖轉換器電路，其中所述氧化物半導體層的載流子濃度小于 IX IO1Vcm3。
13.如權利要求9所述的脈沖轉換器電路，其中所述ρ溝道晶體管包括半導體層，其包括族14元素。
14.一種脈沖轉換器電路，其包括第一信號輸入到其中并且第二信號從其中輸出的第一逆變器；以及所述第二信號輸入到其中并且第三信號從其中輸出的第二逆變器，其中所述第二逆變器包括所述第二信號輸入到其柵極的P溝道晶體管，其中所述P溝道晶體管根據柵極的電壓確定所述第三信號的電壓是否設置到第一電壓；以及所述第二信號輸入到其柵極的η溝道晶體管，其中所述η溝道晶體管根據柵極的電壓確定所述第三信號的電壓是否設置到低于所述第一電壓的第二電壓， 其中所述η溝道晶體管包括氧化物半導體層。
15.如權利要求14所述的脈沖轉換器電路，其中所述η溝道晶體管具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值。
16.如權利要求14所述的脈沖轉換器電路，其中所述η溝道晶體管是增強型晶體管。
17.如權利要求14所述的脈沖轉換器電路，其中所述氧化物半導體層的載流子濃度小于 IX IO1Vcm3。
18.如權利要求14所述的脈沖轉換器電路，其中所述ρ溝道晶體管包括半導體層，其包括族14元素。
19.一種脈沖轉換器電路，其包括 輸入端子；包括含族14元素的半導體層的ρ溝道晶體管，其中所述ρ溝道晶體管的柵極連接到所述輸入端子；包括氧化物半導體層的η溝道晶體管，其中所述η溝道晶體管的柵極連接到所述輸入端子；電連接到所述P溝道晶體管的源極或漏極中的一個和所述η溝道晶體管的源極或漏極中的一個的輸出端子；電連接到所述P溝道晶體管的源極或漏極中的另一個的第一電壓端子； 電連接到所述η溝道晶體管的源極或漏極中的另一個的第二電壓端子。
20.如權利要求19所述的脈沖轉換器電路，其中所述第二電壓端子的電壓高于所述第一電壓端子的電壓。
21.如權利要求19所述的脈沖轉換器電路，其中所述η溝道晶體管具有比所述ρ溝道晶體管的閾值電壓絕對值大的閾值電壓絕對值。
22.如權利要求19所述的脈沖轉換器電路，其中所述η溝道晶體管是增強型晶體管。
23.如權利要求19所述的脈沖轉換器電路，其中所述氧化物半導體層的載流子濃度小于 IX IO1Vcm3。
24.一種脈沖轉換器電路，其包括 輸入端子；包括含族14元素的半導體層的第一 ρ溝道晶體管，其中所述第一 ρ溝道晶體管的柵極連接到所述輸入端子；包括連接到所述輸入端子的柵極的第一 η溝道晶體管；電連接到所述第一 P溝道晶體管的源極或漏極中的一個和所述第一 η溝道晶體管的源極或漏極中的一個的第一輸出端子；包括含族14元素的半導體層的第二 ρ溝道晶體管，其中所述第二 ρ溝道晶體管的柵極連接到所述第一輸出端子；包括連接到所述第一輸出端子的柵極的第二 η溝道晶體管；電連接到所述第二 P溝道晶體管的源極或漏極中的一個和所述第二 η溝道晶體管的源極或漏極中的一個的第二輸出端子；電連接到所述第一P溝道晶體管的源極或漏極中的另一個和所述第二P溝道晶體管的源極或漏極中的另一個的第一電壓端子；以及電連接到所述第一 η溝道晶體管的源極或漏極中的另一個和所述第二 η溝道晶體管的源極或漏極中的另一個的第二電壓端子，其中所述第一 η溝道晶體管和所述第二 η溝道晶體管中的一個包括氧化物半導體層。
25.如權利要求M所述的脈沖轉換器電路，其中所述第一電壓端子的電壓高于所述第二電壓端子的電壓。
全文摘要
脈沖轉換器電路包括第一信號輸入到其中并且第二信號從其中輸出的邏輯電路。該邏輯電路包括p溝道晶體管，其根據柵極的電壓確定該第二信號的電壓是否設置到第一電壓；和n溝道晶體管，其根據柵極的電壓確定第二信號的電壓是否設置到高于第一電壓的第二電壓。該p溝道晶體管包括含族14的元素的半導體層。該n溝道晶體管包括氧化物半導體層。
文檔編號H03K19/0185GK102355252SQ20111014865
公開日2012年2月15日 申請日期2011年5月18日 優先權日2010年5月21日
發明者斎藤利彥 申請人:株式會社半導體能源研究所