專利名稱：用以輸出隨工藝變異的驅動電流的輸出級電路的制作方法
技術領域：
本發明涉及一種輸出級電路，尤指一種用以輸出隨工藝變異的驅動電流的輸出級電路。
背景技術：
請參照圖1，圖1為現有技術說明輸出級電路100的示意圖。輸出級電路100包含一 N型金屬氧化物半導體晶體管102及一 P型金屬氧化物半導體晶體管104。N型金屬氧化物半導體晶體管102具有一漏極端，耦接于一前一級電路103，一柵極端，用以接收一升壓信號kick，及一源極端，耦接于一地端GND ；P型金屬氧化物半導體晶體管104具有一源極端，用以接收一第一電壓VDD，一柵極端，耦接于N型金屬氧化物半導體晶體管102的漏極端，及一漏極端，耦接于一反饋電路及/或負載106，用以輸出一輸出電壓Vx。當升壓信號kick致能時，N型金屬氧化物半導體晶體管102被開啟，導致N型金屬氧化物半導體晶體管102的漏極端的電位被下拉至地端GND的電位。此時，因為P型金屬氧化物半導體晶體管104的柵極端的電位(N型金屬氧化物半導體晶體管102的漏極端的電位)被下拉至地端GND的電位，所以P型金屬氧化物半導體晶體管104被開啟，導致輸出電壓Vx被拉升以及一驅動電流I流經反饋電路及/或負載106。因為P型金屬氧化物半導體晶體管104的柵極端的電位被下拉至地端GND的電位，所以P型金屬氧化物半導體晶體管104的柵極端的電位并不會隨著P型金屬氧化物半導體晶體管104的工藝漂移，其中驅動電流I由式(1)所決定
1W7I = - X kp X—(VSG -Vt)(1)
2L其中kp為一常數、W為P型金屬氧化物半導體晶體管104的寬、L為P型金屬氧化物半導體晶體管104的通道長度、Vse為P型金屬氧化物半導體晶體管104的柵源極電位差及Vt為P型金屬氧化物半導體晶體管104的閥值電壓。由式(1)可知，因為kp、W、L及Vse 皆已知，所以驅動電流I為一定值。如此，不隨P型金屬氧化物半導體晶體管104的工藝漂移的驅動電流I將有可能損壞反饋電路及/或負載106。
發明內容
本發明的一實施例提供一種用以輸出隨工藝變異的驅動電流的輸出級電路。該輸出級電路包含一第一 P型金屬氧化物半導體晶體管、一第二 P型金屬氧化物半導體晶體管、 一 N型金屬氧化物半導體晶體管及一電流源。該第一 P型金屬氧化物半導體晶體管具有一第一端，用以接收一第一電壓，一第二端，及一第三端，耦接于該第二端，其中該第三端的電位為該第一電壓減去該第一P型金屬氧化物半導體晶體管的第一端與第二端之間的電壓差；該第二 P型金屬氧化物半導體晶體管具有一第一端，用以接收該第一電壓，一第二端， 耦接于該第一 P型金屬氧化物半導體晶體管的第三端，及一第三端，用以輸出一輸出電壓； 該N型金屬氧化物半導體晶體管具有一第一端，耦接于該第一 P型金屬氧化物半導體晶體管的第三端，一第二端，用以接收一升壓信號，及一第三端；及該電流源耦接于該N型金屬氧化物半導體晶體管的第三端及一地端之間，用以提供一定電流。本發明的另一實施例提供一種用以輸出隨工藝變異的驅動電流的輸出級電路。該輸出級電路包含一 N型金屬氧化物半導體晶體管、一第一 P型金屬氧化物半導體晶體管、一第二 P型金屬氧化物半導體晶體管及一電流源。該N型金屬氧化物半導體晶體管具有一第一端，用以接收一第一電壓，一第二端，耦接于該第一端，及一第三端，其中該第三端的電位為該第一電壓減去該N型金屬氧化物半導體晶體管的第二端與第三端之間的電壓差；該第一 P型金屬氧化物半導體晶體管具有一第一端，用以接收該第一電壓，一第二端，耦接于該 N型金屬氧化物半導體晶體管的第三端，及一第三端，用以輸出一輸出電壓；該第二 P型金屬氧化物半導體晶體管具有一第一端，耦接于該N型金屬氧化物半導體晶體管的第三端， 一第二端，用以接收一升壓信號，及一第三端；及該電流源耦接于該第二 P型金屬氧化物半導體晶體管的第三端及一地端之間，用以提供一定電流。本發明提供一種用以輸出隨工藝變異的驅動電流的輸出級電路利用柵漏極耦接的一 P型金屬氧化物半導體晶體管或一 N型金屬氧化物半導體晶體管，耦接于用以輸出一輸出電壓的P型金屬氧化物半導體晶體管的柵極或一輸出電壓的N型金屬氧化物半導體晶體管。因此，用以輸出該輸出電壓的金屬氧化物半導體晶體管的柵極的電壓并非一定值，而是隨著柵漏極耦接的該P型金屬氧化物半導體晶體管或該N型金屬氧化物半導體晶體管的工藝漂移。如此，在該輸出級電路中，流經用以輸出該輸出電壓的金屬氧化物半導體晶體管的驅動電流亦非一定值，而是隨著柵漏極耦接的該P型金屬氧化物半導體晶體管或該N型金屬氧化物半導體晶體管的工藝漂移，所以不會損壞耦接于用以輸出該輸出電壓的金屬氧化物半導體晶體管的其他電路。
圖1為現有技術說明輸出級電路的示意圖；圖2為本發明的一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路的示意圖；圖3為本發明的另一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路的示意圖；圖4為本發明的另一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路的示意圖；圖5為本發明的另一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路的示意圖。其中，附圖標記100、200、300、400、500 輸出級電路104P型金屬氧化物半導體晶體管202第一 P型金屬氧化物半導體晶體管304第一 N型金屬氧化物半導體晶體管103、203、303 前一級電路204,306第二 P型金屬氧化物半導體晶體管
506第三P型金屬氧化物半導體晶體管102、206、302、402N型金屬氧化物半導體晶體管208、308 電流源106、210、310反饋電路及/或負載pdrv、ndrv 第三端VDD 第一電壓Vx 輸出電壓GND地端kick升壓信號Il定電流I、12驅動電流
具體實施例方式請參照圖2，圖2為本發明的一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路200的示意圖。輸出級電路200包含一第一 P型金屬氧化物半導體晶體管202、一第二 P型金屬氧化物半導體晶體管204、一 N型金屬氧化物半導體晶體管206及一電流源 208。第一 P型金屬氧化物半導體晶體管202具有一第一端(源極端)，用以接收一第一電壓 VDD，一第二端(柵極端)，耦接于一前一級電路203，及一第三端(漏極端)pdrv，耦接于柵極端；第二 P型金屬氧化物半導體晶體管204具有一第一端(源極端)，用以接收第一電壓 VDD, 一第二端(柵極端)，耦接于第一 P型金屬氧化物半導體晶體管202的漏極端pdrv，及一第三端(漏極端)，耦接于一反饋電路及/或負載210，用以輸出一輸出電壓Vx ；N型金屬氧化物半導體晶體管206具有一第一端(漏極端)，耦接于第一 P型金屬氧化物半導體晶體管202的漏極端pdrv，一第二端(柵極端)，用以接收一升壓信號kick，及一第三端(源極端)；電流源208耦接于N型金屬氧化物半導體晶體管206的源極端及一地端GND之間，用以提供一定電流II，其中第一 P型金屬氧化物半導體晶體管202的通道長度(length)等于第二 P型金屬氧化物半導體晶體管204的通道長度。當N型金屬氧化物半導體晶體管206 根據升壓信號kick開啟時，第一 P型金屬氧化物半導體晶體管202的漏極端pdrv的電位 Vpdrv由式(2)所決定Vpdrv = VDD-Vsgi (2)其中Vsei為第一 P型金屬氧化物半導體晶體管202的源柵極的電位差。另外，第二 P型金屬氧化物半導體晶體管204的源柵極的電位差Vse2由式(3)所決定Vsg2 = VDD-Vpdrv= VDD- (VDD-Vsgi) (3)= Vsgi由式(3)可知，第二 P型金屬氧化物半導體晶體管204的源柵極的電位差Vse2等于第一 P型金屬氧化物半導體晶體管202的源柵極的電位差Vsei。另外，因為第一 P型金屬氧化物半導體晶體管202的通道長度(length)等于第二 P型金屬氧化物半導體晶體管204 的通道長度，所以根據式(1)可知流經第二 P型金屬氧化物半導體晶體管204的驅動電流 12對應于第一 P型金屬氧化物半導體晶體管202的源極端和柵極端的之間的電位差Vsei。 因此，驅動電流12并不是一定值，而是隨著第一 P型金屬氧化物半導體晶體管202與第二 P型金屬氧化物半導體晶體管204的工藝漂移。
請參照圖3，圖3為本發明的另一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路500的示意圖。輸出級電路500和輸出級電路200的差別在于輸出級電路500 利用一第三P型金屬氧化物半導體晶體管506取代輸出級電路200的N型金屬氧化物半導體晶體管206。而輸出級電路500的其余操作原理皆和輸出級電路200相同，在此不再贅述。請參照圖4，圖4為本發明的另一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路300的示意圖。輸出級電路300包含一 N型金屬氧化物半導體晶體管302、一第一 N型金屬氧化物半導體晶體管304、一第二 P型金屬氧化物半導體晶體管306及一電流源 308。N型金屬氧化物半導體晶體管302具有一第一端(漏極端)，用以接收第一電壓VDD， 一第二端(柵極端)，耦接于漏極端，及一第三端(源極端)ndrv，耦接于一前一級電路303 ； 第一 N型金屬氧化物半導體晶體管304具有一第一端(漏極端)，用以接收第一電壓VDD， 一第二端(柵極端)，耦接于N型金屬氧化物半導體晶體管302的源極端ndrv，及一第三端 (源極端)，耦接于一反饋電路及/或負載310，用以輸出一輸出電壓Vx ；第二 P型金屬氧化物半導體晶體管306具有一第一端(源極端)，耦接于N型金屬氧化物半導體晶體管302的源極端ndrv，一第二端(柵極端)，用以接收一升壓信號kick，及一第三端(漏極端)；電流源308耦接于第二 P型金屬氧化物半導體晶體管306的漏極端及地端GND之間，用以提供一定電流II，其中N型金屬氧化物半導體晶體管302的通道長度(length)等于第一 N型金屬氧化物半導體晶體管304的通道長度。當第二 P型金屬氧化物半導體晶體管306根據升壓信號kick開啟時，N型金屬氧化物半導體晶體管302的源極端ndrv的電位Vndrv由式
所決定Vndrv = VDD-Vgsi (4)其中Vesi為N型金屬氧化物半導體晶體管302的柵源極的電位差，其中Vesi會隨著 N型金屬氧化物半導體晶體管302的工藝飄移。另外，因為第一 N型金屬氧化物半導體晶體管304的柵極電位等于N型金屬氧化物半導體晶體管302的源極端ndrv的電位Vndrv，且N型金屬氧化物半導體晶體管302的通道長度(length)等于第一 N型金屬氧化物半導體晶體管304的通道長度，所以第一 N型金屬氧化物半導體晶體管304的柵源極的電位差和N型金屬氧化物半導體晶體管302的源極端ndrv的電位Vndrv相依。如此，根據式(1)可知流經第一 N型金屬氧化物半導體晶體管304的驅動電流12并不是一定值，而是隨著N型金屬氧化物半導體晶體管302與第一 N 型金屬氧化物半導體晶體管304的工藝漂移。請參照圖5，圖5為本發明的另一實施例說明用以輸出隨工藝變異的驅動電流的輸出級電路400的示意圖。輸出級電路400和輸出級電路300的差別在于輸出級電路400 利用一 N型金屬氧化物半導體晶體管206取代輸出級電路300的第二 P型金屬氧化物半導體晶體管306。而輸出級電路400的其余操作原理皆和輸出級電路300相同，在此不再贅述。綜上所述，本發明所提供的用以輸出隨工藝變異的驅動電流的輸出級電路利用柵漏極耦接的P型金屬氧化物半導體晶體管或N型金屬氧化物半導體晶體管，耦接于用以輸出輸出電壓的金屬氧化物半導體晶體管(P型金屬氧化物半導體晶體管或N型金屬氧化物半導體晶體管)的柵極。因此，用以輸出輸出電壓的金屬氧化物半導體晶體管的柵極的電壓并非一定值，而是隨著柵漏極耦接的P型金屬氧化物半導體晶體管或N型金屬氧化物半導體晶體管的工藝漂移。如此，在本發明所提供的輸出級電路中，流經用以輸出輸出電壓的金屬氧化物半導體晶體管的驅動電流亦非一定值，而是隨著柵漏極耦接的P型金屬氧化物半導體晶體管或N型金屬氧化物半導體晶體管的工藝漂移，所以不會損壞耦接于用以輸出輸出電壓的金屬氧化物半導體晶體管的其他電路。 當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發明所附的權利要求的保護范圍。
權利要求
1.一種用以輸出隨工藝變異的驅動電流的輸出級電路，其特征在于，包含一第一 P型金屬氧化物半導體晶體管，具有一第一端，用以接收一第一電壓，一第二端，及一第三端，耦接于該第二端，其中該第三端的電位為該第一電壓減去該第一 P型金屬氧化物半導體晶體管的第一端與第二端之間的電壓差；一第二 P型金屬氧化物半導體晶體管，具有一第一端，用以接收該第一電壓，一第二端，耦接于該第一 P型金屬氧化物半導體晶體管的第三端，及一第三端，用以輸出一輸出電壓；一 N型金屬氧化物半導體晶體管，具有一第一端，耦接于該第一 P型金屬氧化物半導體晶體管的第三端，一第二端，用以接收一升壓信號，及一第三端；及一電流源，耦接于該N型金屬氧化物半導體晶體管的第三端及一地端之間，用以提供一定電流。
2.根據權利要求1所述的輸出級電路，其特征在于，其中該第一P型金屬氧化物半導體晶體管的通道長度等于該第二 P型金屬氧化物半導體晶體管的通道長度。
3.根據權利要求1所述的輸出級電路，其特征在于，其中流經該第二P型金屬氧化物半導體晶體管的電流對應于該第一 P型金屬氧化物半導體晶體管的第一端和第二端的之間的電位差。
4.根據權利要求1所述的輸出級電路，其特征在于，其中該第二P型金屬氧化物半導體晶體管的第三端耦接于一反饋電路及/或一負載。
5.根據權利要求1所述的輸出級電路，其特征在于，其中該第一P型金屬氧化物半導體晶體管的第一端為源極端，該第一 P型金屬氧化物半導體晶體管的第二端為柵極端，及該第一 P型金屬氧化物半導體晶體管的第三端為漏極端。
6.根據權利要求1所述的輸出級電路，其特征在于，其中該第二P型金屬氧化物半導體晶體管的第一端為源極端，該第二 P型金屬氧化物半導體晶體管的第二端為柵極端，及該第二 P型金屬氧化物半導體晶體管的第三端為漏極端。
7.根據權利要求1所述的輸出級電路，其特征在于，其中該N型金屬氧化物半導體晶體管的第一端為漏極端，該N型金屬氧化物半導體晶體管的第二端為柵極端，及該N型金屬氧化物半導體晶體管的第三端為源極端。
8.一種用以輸出隨工藝變異的驅動電流的輸出級電路，其特征在于，包含一 N型金屬氧化物半導體晶體管，具有一第一端，用以接收一第一電壓，一第二端，耦接于該第一端，及一第三端，其中該第三端的電位為該第一電壓減去該N型金屬氧化物半導體晶體管的第二端與第三端之間的電壓差；一第一 P型金屬氧化物半導體晶體管，具有一第一端，用以接收該第一電壓，一第二端，耦接于該N型金屬氧化物半導體晶體管的第三端，及一第三端，用以輸出一輸出電壓；一第二 P型金屬氧化物半導體晶體管，具有一第一端，耦接于該N型金屬氧化物半導體晶體管的第三端，一第二端，用以接收一升壓信號，及一第三端；及一電流源，耦接于該第二P型金屬氧化物半導體晶體管的第三端及一地端之間，用以提供一定電流。
9.根據權利要求8所述的輸出級電路，其特征在于，其中該N型金屬氧化物半導體晶體管的通道長度等于該第一 P型金屬氧化物半導體晶體管的通道長度。
10.根據權利要求8所述的輸出級電路，其特征在于，其中流經該第一P型金屬氧化物半導體晶體管的電流對應于該N型金屬氧化物半導體晶體管的第二端和第三端的之間的電位差。
11.根據權利要求8所述的輸出級電路，其特征在于，其中該第一P型金屬氧化物半導體晶體管的第三端耦接于一反饋電路及/或一負載。
12.根據權利要求8所述的輸出級電路，其特征在于，其中該N型金屬氧化物半導體晶體管的第一端為漏極端，該N型金屬氧化物半導體晶體管的第二端為柵極端，及該N型金屬氧化物半導體晶體管的第三端為源極端。
13.根據權利要求8所述的輸出級電路，其特征在于，其中該第一P型金屬氧化物半導體晶體管的第一端為源極端，該第一 P型金屬氧化物半導體晶體管的第二端為柵極端，及該第一 P型金屬氧化物半導體晶體管的第三端為漏極端。
14.根據權利要求8所述的輸出級電路，其特征在于，其中該第二P型金屬氧化物半導體晶體管的第一端為源極端，該第二 P型金屬氧化物半導體晶體管的第二端為柵極端，及該第二 P型金屬氧化物半導體晶體管的第三端為漏極端。
全文摘要
用以輸出隨工藝變異的驅動電流的輸出級電路。輸出級電路包含第一P型金屬氧化物半導體晶體管、第二P型金屬氧化物半導體晶體管、N型金屬氧化物半導體晶體管及電流源。該第一P型金屬氧化物半導體晶體管的第三端的電位為第一電壓減去該第一P型金屬氧化物半導體晶體管的第一端與第二端之間的電壓差，N型金屬氧化物半導體晶體管耦接于第一P型金屬氧化物半導體晶體管的第三端和電流源之間，第二P型金屬氧化物半導體晶體管的第二端耦接于第一P型金屬氧化物半導體晶體管的第三端。因此，當N型金屬氧化物半導體晶體管的第二端接收升壓信號時，流經第二P型金屬氧化物半導體晶體管的驅動電流對應于第一P型金屬氧化物半導體晶體管的第三端的電位。
文檔編號H03K19/094GK102355253SQ20111013021
公開日2012年2月15日 申請日期2011年5月17日 優先權日2011年3月8日
發明者夏濬, 徐靜瑩, 楊皓然 申請人:鈺創科技股份有限公司