專利名稱：運算放大器、顯示面板驅動器和顯示裝置的制作方法
技術領域：
本發明涉及運算放大器以及顯示面板驅動器和包含顯示面板驅動器的顯示裝置， 并且具體地，涉及運算放大器的輸出級構造。
背景技術：
運算放大器是在模擬信號處理中的基本構件。雖然傳統的運算放大器基于雙極晶體管，但是近來的運算放大器基于MOS晶體管。特別是在其中單片集成CMOS邏輯電路和模擬電路的集成電路中需要由MOS晶體管組成的運算放大器。而且，為了滿足低壓操作的需求，軌到軌操作是MOS運算放大器的不可缺少的要求。以下，將描述執行軌到軌操作的MOS 運算放大器的構造和操作的示例。
圖1是示出在日本專利申請公報No. S61-35004中公開的運算放大器構造，具體地說，輸出級構造的電路圖。圖1中所示的運算放大器101具有放大器102和輸出級103。輸出級103包括PMOS晶體管MP5、MP6、匪OS晶體管麗5、MN6、偏置電壓源104、105和恒流源 13和14。放大器102具有連接到輸入端子Vin的輸入和連接到NMOS晶體管MN6的柵極的輸出。放大器102作為運算放大器101的輸入級而操作。PMOS晶體管MP6具有連接到正電源線Vdd的源極和連接到輸出端子Vout的漏極。NMOS晶體管MN6具有連接到負電源線 (地線)Vss的源極和連接到輸出端子Vout的漏極。匪OS晶體管麗5具有連接到匪OS晶體管麗6的柵極和連接到PMOS晶體管MP6的柵極的漏極。PMOS晶體管MP5具有連接到PMOS晶體管MP6的柵極的源極和連接到NMOS晶體管MN6的柵極的漏極。偏置電壓源104連接在PMOS晶體管MP5的柵極和正電源線Vdd之間，并且偏置電壓源105連接在NMOS晶體管麗5的柵極和負電源線Vss之間。偏置電壓源 104將PMOS晶體管MP5的柵極偏置到比正電勢Vdd低了電壓Vbpi的電壓電平。同時，偏置電壓源105將NMOS晶體管麗5的柵極偏置到比負電勢Vss高了電壓Vbni的電壓電平。PMOS 晶體管MP5和NMOS晶體管MN5因此偏置操作作為浮動電流源。恒流源13連接在正電源線 Vdd和NMOS晶體管MP5的源極之間。恒流源14連接在負電源線Vss和NMOS晶體管麗5的源極之間。在輸出級103中的NMOS晶體管MN6和PMOS晶體管MP6執行AB類操作。用于實現AB類操作的空載電流取決于偏置電壓源104、105和作為浮動電流源操作的PMOS晶體管 MP5和NMOS晶體管麗5的操作。偏置電壓源104、105和浮動電流源被設計如下首先，連接在正電源線Vdd和PMOS晶體管MP5的柵極之間的偏置電壓源104的電壓Vbpi被選擇為等于PMOS晶體管MP6和MP5的柵極-源極電壓的和，即，滿足下面的等式(1)。Vbpi = VGS(MP6)+VGS(MP5)(1)應當注意，MOS晶體管的柵極-源極電壓Ves通常由下面的等式表示Vos= +(2)其中，通過下面的等式定義在等式O)中的參數β
權利要求
1.一種運算放大器，包括高側輸出晶體管，所述高側輸出晶體管連接在輸出端子和正電源線之間； 低側輸出晶體管，所述低側輸出晶體管連接在所述輸出端子和負電源線之間； 第一電容器元件，所述第一電容器元件連接在第一節點和所述輸出端子之間； 第二電容器元件，所述第二電容器元件連接在第二節點和所述輸出端子之間； 第一 PMOS晶體管，所述第一 PMOS晶體管具有連接到所述高側輸出晶體管的柵極的源極和連接到所述低側輸出晶體管的柵極的漏極；第一 NMOS晶體管，所述第一 NMOS晶體管具有連接到所述低側輸出晶體管的柵極的源極和連接到所述高側輸出晶體管的柵極的漏極；第二 PMOS晶體管，所述第二 PMOS晶體管具有連接到所述第一節點的源極和連接到所述高側輸出晶體管的柵極的漏極；以及第二 NMOS晶體管，所述第二 NMOS晶體管具有連接到所述第二節點的源極和連接到所述低側輸出晶體管的柵極的漏極，其中，所述第一和第二 PMOS晶體管的柵極共同地連接，并且被饋送有第一偏置電壓，并且其中，所述第一和第二 NMOS晶體管的柵極公共地連接，并且被饋送有第二偏置電壓。
2.根據權利要求1所述的運算放大器，其中，所述第一和第二偏置電壓被調整為所述第二 PMOS晶體管和所述第二 NMOS晶體管在三極管區域中工作。
3.根據權利要求1或2所述的運算放大器，進一步包括放大器，所述放大器具有連接到所述第二 PMOS晶體管的源極或所述第二 NMOS晶體管的源極的輸出。
4.根據權利要求1或2所述的運算放大器，進一步包括差分放大器，所述差分放大器具有非反相輸入、反相輸入、連接到所述第二 PMOS晶體管的源極的第一輸出和連接到所述第二 NMOS晶體管的源極的第二輸出。
5.根據權利要求1或2所述的運算放大器，進一步包括NMOS差分對，所述NMOS差分對包括具有共同地連接的源極的第三和第四NMOS晶體管；第一恒流源，所述第一恒流源從所述第三和第四NMOS晶體管的源極引出電流；第一電流鏡，所述第一電流鏡連接到所述第三和第四NMOS晶體管的漏極；PMOS差分對，所述PMOS差分對包括具有共同地連接的源極的第三和第四PMOS晶體管；第二恒流源，所述第二恒流源將電流提供到所述第三和第四PMOS晶體管的源極； 第二電流鏡，所述第二電流鏡連接到所述第三和第四PMOS晶體管的漏極； 其中，所述第四NMOS晶體管的漏極連接到所述第一節點，并且其中，所述第四PMOS晶體管的漏極連接到所述第二節點。
6.根據權利要求1所述的運算放大器，進一步包括 第三恒流源，所述第三恒流源向所述第一節點提供電流；以及第四恒流源，所述第四恒流源從所述第二節點引出電流。
7.根據權利要求5所述的運算放大器，進一步包括浮動電流源，所述浮動電流源連接在所述第三NMOS晶體管的漏極和所述PMOS晶體管的漏極之間。
8.一種用于驅動顯示面板的顯示面板驅動器，包括輸出電路，所述輸出電路驅動所述顯示面板的數據線，所述輸出電路包括運算放大器， 所述運算放大器包括高側輸出晶體管，所述高側輸出晶體管連接在連接到所述數據線的輸出端子和正電源線之間；低側輸出晶體管，所述低側輸出晶體管連接在所述輸出端子和負電源線之間； 第一電容器元件，所述第一電容器元件連接在第一節點和所述輸出端子之間； 第二電容器元件，所述第二電容器元件連接在第二節點和所述輸出端子之間； 第一 PMOS晶體管，所述第一 PMOS晶體管具有連接到所述高側輸出晶體管的柵極的源極和連接到所述低側輸出晶體管的柵極的漏極；第一 NMOS晶體管，所述第一 NMOS晶體管具有連接到所述低側輸出晶體管的柵極的源極和連接到所述高側輸出晶體管的柵極的漏極；第二 PMOS晶體管，所述第二 PMOS晶體管具有連接到所述第一節點的源極和連接到所述高側輸出晶體管的柵極的漏極；以及第二 NMOS晶體管，所述第二 NMOS晶體管具有連接到所述第二節點的源極和連接到所述低側輸出晶體管的柵極的漏極，其中，所述第一和第二 PMOS晶體管的柵極共同地連接，并且被饋送有第一偏置電壓，并且其中，所述第一和第二 NMOS晶體管的柵極共同地連接，并且被饋送有第二偏置電壓。
9.一種顯示器，包括 顯示面板；以及驅動器，所述驅動器包括輸出電路，所述輸出電路驅動所述顯示面板的數據線， 其中，所述輸出電路包括運算放大器，所述運算放大器包括高側輸出晶體管，所述高側輸出晶體管連接在連接到所述數據線的輸出端子和正電源線之間；低側輸出晶體管，所述低側輸出晶體管連接在所述輸出端子和負電源線之間； 第一電容器元件，所述第一電容器元件連接在第一節點和所述輸出端子之間； 第二電容器元件，所述第二電容器元件連接在第二節點和所述輸出端子之間； 第一 PMOS晶體管，所述第一 PMOS晶體管具有連接到所述高側輸出晶體管的柵極的源極和連接到所述低側輸出晶體管的柵極的漏極；第一 NMOS晶體管，所述第一 NMOS晶體管具有連接到所述低側輸出晶體管的柵極的源極和連接到所述高側輸出晶體管的柵極的漏極；第二 PMOS晶體管，所述第二 PMOS晶體管具有連接到所述第一節點的源極和連接到所述高側輸出晶體管的柵極的漏極；以及第二 NMOS晶體管，所述第二 NMOS晶體管具有連接到所述第二節點的源極和連接到所述低側輸出晶體管的柵極的漏極，其中，所述第一和第二 PMOS晶體管的柵極共同地連接，并且被饋送有第一偏置電壓，并且其中，所述第一和第二 NMOS晶體管的柵極共同地連接，并且被饋送有第二偏置電壓。
全文摘要
運算放大器、顯示面板驅動器和顯示裝置。運算放大器包括分別在輸出端子和正電源線間、在輸出端子和負電源線間的高和低側輸出晶體管；分別在第一節點和輸出端子間、在第二節點和輸出端子間的第一和第二電容器元件；源極連接高側輸出晶體管的柵極且漏極連接低側輸出晶體管的柵極的第一PMOS晶體管；源極連接低側輸出晶體管的柵極且漏極連接高側輸出晶體管的柵極的第一NMOS晶體管；源極連接第一節點且漏極連接高側輸出晶體管的柵極的第二PMOS晶體管；源極連接第二節點且漏極連接低側輸出晶體管的柵極的第二NMOS晶體管。第一和第二PMOS晶體管的柵極、第一和第二NMOS晶體管的柵極分別被共同地連接且分別被饋送第一和第二偏壓。
文檔編號H03F3/45GK102163958SQ20111004312
公開日2011年8月24日 申請日期2011年2月21日 優先權日2010年2月19日
發明者島谷淳, 西村浩一 申請人:瑞薩電子株式會社