芯片上電復位電路及其方法

專利名稱：芯片上電復位電路及其方法
技術領域：
本發明涉及集成電路，特別涉及集成電路中的芯片上電復位電路。
背景技術：
為了確保集成電路在電源正常通電后能夠正常運行，芯片上電復位(Power On Reset，簡稱“P0R”)電路在系統級芯片(System on Chip，簡稱“SoC”)設計中是不可或缺 的。一般來講，由于芯片管腳資源有限以及成本等方面因素的限制，上電復位電路絕大數情 況下都集成在芯片內部，芯片上電復位電路能夠自動判斷芯片上電電壓是否正常，同時產 生一個復位信號，該信號能夠維持一段時間對芯片內部數字電路進行邏輯狀態初始化，從 而使得芯片內部數字電路在系統正常上電后能夠正常可靠工作。因此，一個可靠的芯片上電復位電路應滿足以下幾個要求首先，無論電源電壓 上電速度的快慢，芯片上電復位電路必須能夠產生一個復位信號用于數字邏輯電路的初始 化；其次，芯片上電復位電路在完成其功能后，即芯片電源正常上電判斷以及芯片邏輯電路 初始化后，其自身功耗應該為零；第三，在芯片設計中，芯片上電復位電路應該占有較小的 面積。傳統的電源上電復位電路原理圖如圖1所示，利用RC(電阻與電容)充放電支路 遲滯反相器進行上電復位信號(即POR信號)的產生。該電路在電源電壓穩定之后，靜態 功耗為零。但是為了獲得較理想的POR信號，通常情況下，電阻和電容的取值較大，不利于 集成。現有的另一種芯片上電復位電路設計如圖2所示，該芯片上電復位電路在理論上 能夠避免由于電源電壓上電過程中變化緩慢而引起芯片上電復位電路無法響應這一問題。 但該方案增加了額外的數字控制電路來控制該芯片上電復位電路能夠在電源緩慢變化時 及時響應，產生復位信號。增加的數字控制電路使得芯片上電復位電路面積增大，同時在電 源穩定時候，分壓模塊(Pl，Rl, R2)仍然消耗電流。且電流的大小直接與該支路中電阻及 MOS電阻的大小有關。同時該電流大小會影響到芯片上電復位電路的響應速度。因此，該方 案的芯片上電復位電路，不僅增大了芯片上電復位電路的面積，而且電源穩定后其靜態功 耗無法避免。此外，還存在一種芯片上電復位電路的設計，該芯片上電復位電路利用較小的電 容使POR輸出信號產生足夠時間的延時。盡管該芯片上電復位電路與傳統芯片上電復位電 路相比減小了電路面積，但是在電源穩定之后，分壓跟隨模塊無法避免直流功耗的產生，同 時該電流的大小隨著控制管強導通而增大。因此，在電源穩定之后，分壓跟隨模塊中的電流 也達到最大，該電流大小與電路中的電阻和控制管的尺寸相關。因此，該方案所提出的芯片 上電復位電路，在電源穩定后無法實現零功耗，為降低電流，只能增加面積，使得該電路的 優勢不再明顯。由此可見，在目前的芯片上電復位電路中，當電源電壓穩定后，芯片正常工作時均 無法避免地需要消耗電流，增大了系統的功耗。如果通過增大面積以避免較大的功耗，又將增加成本。

發明內容
本發明的目的在于提供一種芯片上電復位電路及其方法，以較低的成本實現電源 穩定后上電復位電路的零功耗。為解決上述技術問題，本發明的實施例提供了一種芯片上電復位電路，包含電荷充放電模塊，用于產生充電電流，并將該充電電流轉換為充電電壓輸出；預充電模塊，用于根據電源電壓對電荷充放電模塊產生的充電電流的電流大小進 行控制；波形整形模塊，用于對電荷充放電模塊輸出的充電電壓進行放大和整形，并將經 放大和整形后的電壓作為上電復位信號輸出；強迫響應模塊，用于監控波形整形模塊輸出的上電復位信號的大小，在上電復位 信號為高電平時，鎖定預充電模塊，預充電模塊在被鎖定后，控制電荷充放電模塊停止充電 電流。本發明的實施例還提供了一種芯片上電復位方法，包含以下步驟在芯片開始上電時，產生一充電電流，并將該充電電流轉換為充電電壓，其中，根 據電源電壓對該充電電流的電流大小進行控制；將充電電壓進行放大和整形，并將經放大和整形后的電壓作為上電復位信號；監控上電復位信號的大小，在上電復位信號為高電平時，停止充電電流。進一步地，預充電模塊由1個PMOS管M3，2個匪OS管M4、M5構成；電荷充放電模 塊由2個PMOS管M6和1個匪OS管M7構成；強迫響應模塊由兩輸入與非門NAND，PMOS管 Ml, NMOS 管 M2 構成。進一步地，波形整形模塊由2個反相器INV1，INV2構成。其中，INVl為施密特反 相器。本發明實施例與現有技術相比，主要區別及其效果在于在由預充電模塊、電荷充放電模塊、波形整形模塊和強迫響應模塊構成的芯片上 電復位電路中，由預充電模塊對電源電壓進行判斷和處理，其輸出直接控制電荷充放電模 塊的充電電流大小，電荷充放電模塊中的充電電流轉換為充電電壓后輸出，波形整形模塊 對充電電壓進行放大和整形后，將經放大和整形后的電壓作為上電復位信號(P0R信號)輸 出。強迫響應模塊對POR信號全程監控，在POR信號為高電平，強迫響應模塊鎖定預充電模 塊，使其停止預充電，由此產生一穩定的POR信號。由于通過預充電模塊的控制，在電源電 壓上升很緩慢的情況下，依然能夠產生一 POR信號，當電源電壓穩定之后，通過強迫響應模 塊對預充電模塊的鎖定，使得整個芯片上電復位電路不再消耗任何電流，以較低的成本實 現了電源穩定后POR電路零功耗的目的。另外，由于結構簡單，避免了大電容和電阻的使用，因此在實現高性能的同時，能 有效節約面積，進一步降低成本。另外，由于利用2個反相器構成的波形整形模塊能起到遲滯作用，使得本發明的 芯片上電復位電路能對電源噪聲和干擾有較強的抑制作用。


圖1是根據現有技術中傳統的芯片上電復位電路結構圖；圖2是根據現有技術中的另一種芯片上電復位電路結構圖；圖3是根據本發明第一實施例的芯片上電復位電路示意圖；圖4是根據本發明第一實施例的芯片上電復位電路具體結構圖；圖5是根據本發明第一實施例的仿真結果示意圖；圖6是根據本發明第三實施例的芯片上電復位方法流程圖。
具體實施例方式在以下的敘述中，為了使讀者更好地理解本申請而提出了許多技術細節。但是，本 領域的普通技術人員可以理解，即使沒有這些技術細節和基于以下各實施例的種種變化和 修改，也可以實現本申請各權利要求所要求保護的技術方案。為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實施 例作進一步地詳細描述。本發明的核心在于，由預充電模塊、電荷充放電模塊、波形整形模塊和強迫響應模 塊構成芯片上電復位電路。其中，電荷充放電模塊用于產生充電電流，并將該充電電流轉換為充電電壓輸出。預充電模塊用于根據電源電壓對電荷充放電模塊產生的充電電流的大小進行控 制。波形整形模塊用于對電荷充放電模塊輸出的充電電壓進行放大和整形，并將經放 大和整形后的電壓作為POR信號輸出。強迫響應模塊用于監控波形整形模塊輸出的POR信號的大小，在POR信號為高電 平時，鎖定預充電模塊，預充電模塊在被鎖定后，控制電荷充放電模塊停止充電電流。本發明第一實施例涉及一種芯片上電復位電路。如圖3所示，該芯片上電復位電 路包含預充電模塊100、電荷充放電模塊101、波形整形模塊102和強迫響應模塊103。預充電模塊100用于根據電源電壓對電荷充放電模塊產生的充電電流的電流大 小進行控制，即對電源電壓進行判斷和處理，其輸出直接控制充放電模塊的充電電流，即預 充電模塊100通過向電荷充放電模塊101輸出的控制信號，控制電荷充放電模塊101產生 的充電電流的大小。具體地說，該預充電模塊100需檢測電源電壓VDD，當電源電壓由零開始逐漸增大 時，說明芯片正在上電。在本實施例中，預充電模塊100向電荷充放電模塊101輸出的控制 信號即為該預充電模塊100向電荷充放電模塊101輸出的電壓。當芯片開始上電時，預充 電模塊100通過向電荷充放電模塊101輸出的電壓控制電荷充放電模塊101產生充電電 流，在芯片上電過程中，預充電模塊100向電荷充放電模塊101輸出的電壓在開始階段將隨 電源電壓的增大而增大，當電源電壓增大到一定程度時，預充電模塊100向電荷充放電模 塊101輸出的電壓將隨著電源電壓的增大而減小，該輸出的電壓越小，電荷充放電模塊101 中產生的充電電流就越大。也就是說，當芯片上電過程中，隨著電源電壓的增大，預充電模 塊100通過輸出的電壓控制電荷充放電模塊101的充電電流逐漸增大，從而使得電荷充放 電模塊101所輸出的電壓不斷增大，直至電荷充放電模塊101所輸出的電壓達到高電平閾值時，該電荷充放電模塊101所輸出的電壓經波形整形模塊102的放大和整形后得到的PO R信號將迅速變為高電平(此時說明芯片已正常上電，VDD已為高電平)。預充電模塊100 在因POR信號為高電平而被強迫響應模塊103鎖定時，通過輸出的電壓控制電荷充放電模 塊停止充電。電荷充放電模塊101用于產生充電電流，并將該充電電流轉換為充電電壓輸出。 如上所述，當電源電壓由零開始逐漸增大時，電荷充放電模塊101根據來自預充電模塊100 的控制信號產生充電電流，該充電電流隨著電源電壓增大而增大，直至預充電模塊100被 鎖定時，停止充電，充電電流為零。本實施例中的電荷充放電模塊101采用傳統的電流 源-電容式充電結構。波形整形模塊102用于對電荷充放電模塊輸出的充電電壓進行放大和整形，并將 經放大和整形后的電壓作為POR信號輸出，即對電荷充放電所積累的電壓進行放大和整形 后輸出。強迫響應模塊103用于監控波形整形模塊輸出的POR信號的大小，在POR信號達 到高電平時，鎖定預充電模塊，預充電模塊在被鎖定后，通過向電荷充放電模塊輸出的控制 信號控制電荷充放電模塊停止充電電流。即在電源電壓上電速度較慢時，通過電源電壓和 POR輸出大小進行判斷，其輸出直接對預充電電路進行控制，從而實現對POR輸出響應。也就是說，在芯片開始上電(即電源電壓由零開始增大)時，通過預充電模塊100 對電荷充放電模塊101進行控制，產生一個充電電流，并在芯片上電過程中，隨著電源電壓 的逐漸增大，控制該充電電流逐漸增大。電荷充放電模塊101將該充電電流轉換為充電電 壓輸出，當輸出的充電電壓被波形整形模塊102放大處理后產生一個PO R信號。若強迫響 應模塊103監控到該POR信號為高電平，此時說明芯片已正常上電，則鎖定預充電模塊100， 預充電模塊100在被鎖定后，控制電荷充放電模塊101停止充電電流的產生；若強迫響應模 塊103監控到該信號為低電平，則隨著VDD增大，電荷充放電模塊101的電流繼續增大，直 到POR信號為高電平。本實施例中的預充電模塊100、電荷充放電模塊101、波形整形模塊102和強迫響 應模塊103的具體結構與連接關系如圖4所示。預充電電路100由PMOS管M3，匪OS管M4、M5構成。其中PMOS管M3柵極連接至 強迫響應模塊103的輸出端a，M3源極接電源電壓VDD，其漏極為預充電電路100輸出端； NMOS管M4的漏極與M3的漏極相接，其柵極接電源電壓VDD，源極接NMOS管M5的漏極；NMOS 管M5連接成MOS 二極管的形式，即其柵極和漏極相短接連接至M4的源極，M5源極與低電 位GND相連。電荷充放電模塊101由PMOS管M6，NM0S管M7構成。PMOS管M6的源極接電源電 壓VDD，柵極接預充電模塊的輸出端b，漏極為電荷充電放電模塊的輸出端c ;NM0S管M7，其 柵極接PMOS管M6的漏極(電荷充放電模塊101輸出端c)，其漏極、源極均接至低電位GND。波形整形模塊102由反相器INV1，INV2構成。其中INVl的輸出端接至INV2的輸 入端，INV2的輸出端為POR信號。反相器INVl和INV2的電源電壓為VDD，低電平為GND。 本實施例中，INVl為施密特反相器。由于利用2個反相器構成的波形整形模塊能起到遲滯 作用，使得本實施例的芯片上電復位電路能對電源噪聲和干擾有較強的抑制作用。強迫響應模塊103由兩輸入與非門NAND，PMOS管M1，匪OS管M2構成。其中兩輸入與非門NAND的輸入信號分別為VDD和POR信號，其輸出端分別接至Ml和M2的柵極，兩 輸入與非門NAND的電源電壓為VDD，低電位為GND ；PMOS管Ml和NMOS管M2為反相器連接 方式，即PMOS管Ml源極與電源電壓VDD相連接，其漏極與NMOS管M2漏極相連作為強迫響 應模塊的輸出端a ；NMOS管M2的柵極與Ml柵極相連，M2源極與地電位GND相連。在本實施例中，通過預充電模塊的控制，在電源電壓上升很緩慢的情況下，依然能 夠產生一 POR信號，當電源電壓穩定之后，通過強迫響應模塊對預充電模塊的鎖定，使得整 個芯片上電復位電路不再消耗任何電流，實現了電源穩定后POR電路零功耗的目的。具體 分析如下當VDD由零開始逐漸增大，直到大于NMOS管閾值電平Vthn時，強迫響應模塊103 中NAND的輸出電平跟隨VDD變化，而NMOS管M2導通，則強迫響應模塊103輸出端a為低 電平，因此預充電模塊100中PMOS管M3開始導通，此時VDD還不能使匪OS管M4，M5導通， 因此，預充電模塊100輸出端b會跟隨VDD—致變化。此時電荷充放電模塊101中的充放 電電流接近于零。由于INV2中NMOS管導通，此時POR電路輸出為低電平0 ；當VDD繼續增大，直到 VDD > 2Vthn ^ 1. 6V，此時預充電模塊100中NMOS管M4，M5開始導通，隨著VDD繼續增大， 則該模塊輸出端b的電位開始下降，由此電荷充放電模塊101中的PMOS管M6當(VDD-Vb) > IvthpI時，M6管開始導通，隨著vdd的增大，電荷充放電模塊ιο 中的充電電流也會逐漸 增大，因此該模塊的輸出端c的電壓開始升高，若Vc不能使波形整形模塊102中的INVl翻 轉，則POR仍然維持低電平。當VDD繼續增大，使得電荷充放電模塊101中充電電流增大且使其輸出端c的電 壓增大到能夠使波形整形模塊102中INVl狀態開始翻轉，則POR電平開始翻轉為高電平， 該高電平被強迫響應模塊103所采樣，使得兩輸入與非門NAN D狀態立即翻轉為低電平0， 此時Ml迅速打開，M2截止，強迫響應模塊103輸出端a的電平變為VDD，該控制電平控制預 充電電路100中的PMOS管M3迅速截止，此時，預充電電路100輸出電平b被NMOS管M4和 M5拉至接近電位Vthn，該電平使電荷充放電模塊101中的PMOS管M6中的充電電流迅速增 大，導致電荷充放電模塊101的輸出電平Vc增大至VDD，該電平被后續的波形整形模塊102 進行整形后輸出POR信號高電平信號，此時VDD早已跳變為穩定的高電平。當POR信號變為高電平后，強迫響應模塊103的輸出將預充電電路鎖定，則預充電 電路輸出電平一致保持低電平，整個POR電路狀態保持不變，因此，當電源電壓達到VDD正 常工作時，本實施例的POR電路其靜態功耗為零。本實施例的上電復位電路圖仿真結果如 圖5所示。圖5中從上至下依次給出了 POR信號隨時間變化的電壓值、INVl的輸出端d隨 時間變化的電壓值、電荷充電放電模塊的輸出端c隨時間變化的電壓值、預充電模塊的輸 出端b隨時間變化的電壓值、強迫響應模塊的輸出端a隨時間變化的電壓值。而且，由于整個電路結構簡單，避免了大電容和電阻的使用，因此在實現高性能的 同時，能有效節約面積，進一步降低了成本。本發明第二實施例涉及一種芯片上電復位電路。第二實施例與第一實施例基本 相同，區別主要在于在第一實施例中，電荷充放電模塊101中，采用的電容類型為NMOS 管M7。而在本實施例中，將該NMOS管M7替換為其他類型的電容，如金屬-金屬(Metal Isolation Metal，簡稱“MIM”)類型的電容或多晶硅-多晶硅(Poly Isolation Poly)類型的電容等。另外，在第一實施例中，波形整形模塊中的INVl為施密特反相器。而在本實施例 中，也可將INVl替換為其他類型的反相器，或者將波形整形模塊中的INVl和INV2均設置 為施密特反相器。使得本發明的實施例能靈活多變地實現。本發明第三實施例涉及一種芯片上電復位方法，具體流程如圖6所示。在步驟610中，在芯片開始上電時，產生一充電電流，并將該充電電流轉換為充電 電壓。當電源電壓由低到高逐漸上升時，逐漸增大充電電流的電流大小。由于在芯片上電 過程中，電源電壓是由零開始逐漸增大的過程，直至達到高電平。因此從芯片開始上電時開 始產生一充電電流，在電源電壓逐漸增大的過程中，該充電電流增大。在本實施例中，通過以下方式，將充電電流轉換為充電電壓利用電流對電容進行 充電，將電荷轉移至電容形成電壓。該電容可由MNOS管實現。此外，本領域技術人員可以 理解，在實際應用中，該電容也可以是其他類型的電容，如MIM電容或PIP電容等。在步驟620中，將充電電壓進行放大和整形，并將經放大和整形后的電壓作為POR 信號。具體地，利用相連的2個反相器對充電電壓進行放大和整形。相連的2個反相器中， 接收充電電壓的反相器為施密特反相器。或者，相連的2個反相器也可以都是施密特反相 器或都是其他類型的反相器。在步驟630中，監控POR信號的大小，在POR信號為高電平時，停止對充電電流的 充電。由于若POR信號為零，說明芯片還未完成正常上電過程(即電源電壓尚未達到高 電平)，那么隨著VDD增大，該充電電流也將增大，由充電電流轉換為的充電電壓也將隨著 VDD增大，直至該充電電壓達到高電平閾值，此時將充電電壓進行放大和整形后得到的POR 信號將迅速變為高電平。當POR信號為高電平時，說明芯片已正常上電，VDD達到正常狀態， 此時停止對充電電流的充電。不難發現，本實施例是與第一實施例相對應的方法實施例，本實施例可與第一實 施例互相配合實施。第一實施例中提到的相關技術細節在本實施例中依然有效，為了減少 重復，這里不再贅述。相應地，本實施例中提到的相關技術細節也可應用在第一實施例中。本實施例可以以軟件、硬件、固件等方式實現。不管本發明是以軟件、硬件、還是固 件方式實現，指令代碼都可以存儲在任何類型的計算機可訪問的存儲器中(例如永久的或 者可修改的，易失性的或者非易失性的，固態的或者非固態的，固定的或者可更換的介質等 等)。同樣，存儲器可以例如是可編程陣列邏輯(Programmable Array Logic，簡稱“PAL”)、 隨機存取存儲器(Random Access Memory，簡稱“RAM”)、可編程只讀存儲器(Programmable Read Only Memory，簡稱“I^ROM”)、只讀存儲器(Read-Only Memory，簡稱“ROM”)、電可擦除 可編程只讀存儲器(Electrically Erasable Programmable ROM，簡稱“EEI^ROM”)、磁盤、光 盤、數字通用光盤(Digital Versatile Disc，簡稱“DVD”)等等。在本發明的各實施例中，在電源電壓上升很緩慢的情況下，依然能夠產生一 POR 信號，當電源電壓穩定之后，該電路無靜態功耗，同時本發明提出的POR電路對電源噪聲和 干擾有較強的抑制作用，且電路結構簡單，避免了大電容和電阻的使用，節約面積，降低成 本。雖然通過參照本發明的某些優選實施例，已經對本發明進行了圖示和描述，但本領域的普通技術人員應該明白，可以在形式上和細節上對其作各種改變，而不偏離本發明 的精神和范圍。
權利要求
1.一種芯片上電復位電路，其特征在于，包含電荷充放電模塊，用于產生充電電流，并將該充電電流轉換為充電電壓輸出；預充電模塊，用于根據電源電壓對所述電荷充放電模塊產生的充電電流的電流大小進 行控制；波形整形模塊，用于對所述電荷充放電模塊輸出的充電電壓進行放大和整形，并將經 放大和整形后的電壓作為上電復位信號輸出；強迫響應模塊，用于監控所述波形整形模塊輸出的上電復位信號的大小，在所述上電 復位信號為高電平時，鎖定所述預充電模塊，所述預充電模塊在被鎖定后，控制所述電荷充 放電模塊停止充電電流。
2.根據權利要求1所述的芯片上電復位電路，其特征在于，所述電荷充放電模塊采用 電流源-電容式充電結構。
3.根據權利要求2所述的芯片上電復位電路，其特征在于，所述電荷充放電模塊由1個 PMOS管M6禾口 1個NMOS管M7構成；所述M6的源極接電源電壓VDD，柵極與所述預充電模塊的輸出端b相連，漏極作為所述 電荷充放電模塊的輸出端c;所述M7的柵極接所述M6的漏極，M7的漏極、源極均接至低電位GND。
4.根據權利要求1所述的芯片上電復位電路，其特征在于，所述預充電模塊由1個 PMOS 管 M3，2 個 NMOS 管 M4、M5 構成；所述M3的柵極與所述強迫響應模塊的輸出端a相連，源極接電源電壓VDD，漏極作為所 述預充電模塊的輸出端b;所述M4的漏極與所述M3的漏極相接，M4的柵極接電源電壓VDD，M4的源極接所述M5 的漏極；所述M5的柵極和漏極相短接連接至M4的源極，M5源極與低電位GND相連。
5.根據權利要求1所述的芯片上電復位電路，其特征在于，所述波形整形模塊由2個反 相器INVl，INV2構成；其中，所述INVl的輸出端接至INV2的輸入端，INV2的輸出端為所述波形整形模塊的 輸出端，輸出上電復位信號。
6.根據權利要求5所述的芯片上電復位電路，其特征在于，所述INVl為施密特反相器。
7.根據權利要求1所述的芯片上電復位電路，其特征在于，所述強迫響應模塊由兩輸 入與非門NAND，PMOS管Ml，NMOS管M2構成；所述NAND的兩個輸入信號分別為電源電壓和上電復位信號，NAND的輸出端分別接至 Ml和M2的柵極；所述Ml的源極與電源電壓VDD相連接，Ml的漏極與所述M2漏極相連并作為所述強迫 響應模塊的輸出端a;所述M2的柵極與Ml的柵極相連，M2的源極與低電位GND相連。
8.—種芯片上電復位方法，其特征在于，包含以下步驟在芯片開始上電時，產生一充電電流，并將該充電電流轉換為充電電壓，其中，根據電 源電壓對該充電電流的電流大小進行控制；將所述充電電壓進行放大和整形，并將經放大和整形后的電壓作為上電復位信號；監控所述上電復位信號的大小，在所述上電復位信號為高電平時，停止所述充電電流。
9.根據權利要求8所述的芯片上電復位方法，其特征在于，通過以下方式，將所述充電 電流轉換為充電電壓利用電流對電容進行充電，將電荷轉移至電容形成所述電壓； 所述電容為NMOS電容。
10.根據權利要求8所述的芯片上電復位方法，其特征在于，所述根據電源電壓對該充 電電流大小進行控制的步驟中包含以下子步驟當所述電源電壓由低到高逐漸上升時，逐漸增大所述充電電流的電流大小。
11.根據權利要求8所述的芯片上電復位方法，其特征在于，在所述將充電電壓進行放 大和整形的步驟中，包含以下子步驟利用相連的2個反相器對所述充電電壓進行放大和整形。
12.根據權利要求11所述的芯片上電復位方法，其特征在于，所述相連的2個反相器 中，接收所述充電電壓的反相器為施密特反相器。
全文摘要
本發明涉及集成電路，公開了一種芯片上電復位電路及其方法。本發明中，由預充電模塊、電荷充放電模塊、波形整形模塊和強迫響應模塊構成芯片上電復位電路。預充電模塊用來控制電荷充放電模塊的充電電流的大小，電荷充放電電路將充電電流轉換為充電電壓后輸出，通過波形整形模塊進行放大和整形產生POR信號，強迫響應模塊對POR信號進行全程監控，產生的輸出信號對預充電模塊進行鎖定控制。由于該芯片上電復位電路在電源電壓上升很緩慢的情況下，依然能夠產生一上電復位信號，當電源電壓穩定之后，其自身功耗為零。
文檔編號H03K17/28GK102111136SQ20111003064
公開日2011年6月29日 申請日期2011年1月28日 優先權日2011年1月28日
發明者佘龍, 王永壽, 胡建國, 蕭經華, 郎君 申請人:鉅泉光電科技(上海)股份有限公司